CIRCUITS AND ARCHITECTURES WITH STEEP SLOPE DEVICES FOR VERY LOW POWER CONSUMPTION APPLICATIONS (Q3147557)
Jump to navigation
Jump to search
Project Q3147557 in Spain
| Language | Label | Description | Also known as |
|---|---|---|---|
| English | CIRCUITS AND ARCHITECTURES WITH STEEP SLOPE DEVICES FOR VERY LOW POWER CONSUMPTION APPLICATIONS |
Project Q3147557 in Spain |
Statements
69,209.09 Euro
0 references
85,910.0 Euro
0 references
80.56 percent
0 references
1 January 2018
0 references
30 June 2021
0 references
UNIVERSIDAD DE SEVILLA
0 references
41092
0 references
DISTINTAS APLICACIONES CON UN GRAN IMPACTO SOCIAL Y ECONOMICO (IOT, WEARABLES, DISPOSITIVOS IMPLANTABLES, WSNS...) DEMANDAN CIRCUITOS CON UN MUY BAJO CONSUMO DE POTENCIA Y EFICIENTES EN TERMINOS DE ENERGIA. EN ESTE CONTEXTO, EL TRANSISTOR DE EFECTO CAMPO PRESENTA LIMITACIONES SEVERAS ASOCIADAS A QUE SU SS NO SE PUEDE REDUCIR POR DEBAJO DE LOS 60MV/DEC, LO QUE IMPIDE REDUCIR SU TENSION DE POLARIZACION SIN DEGRADAR SIGNIFICATIVAMENTE SUS PRESTACIONES EN TERMINOS DE VELOCIDAD, O INCREMENTAR EXCESIVAMENTE LAS CORRIENTES DE FUGA. ACTUALMENTE SE TRABAJA INTENSAMENTE EN EL DESARROLLO DE LOS DISPOSITIVOS ¿STEEP SLOPE¿ QUE NO EXHIBEN ESTA LIMITACION. ESTE PROYECTO ABORDA EL DISEÑO DE CIRCUITOS Y ARQUITECTURAS IMPLEMENTADOS CON ESTOS TRANSISTORES CON LA FINALIDAD DE CONTRIBUIR AL DESARROLLO DE DICHAS APLICACIONES. EL TRABAJO REALIZADO EN NACLUDE (TEC2013-40670-P) CON TRANSISTORES DE EFECTO TUNEL (TFETS), SE AMPLIA A OTROS DISPOSITIVOS STEEP SLOPE, INCLUYENDO TRANSISTORES DE CAPACIDAD NEGATIVA (NCFET, FEFET), TRANSISTORES QUE INCORPORAN MATERIALES QUE PRESENTAN TRANSICIONES DE FASE (HYPERFET, PC-FET) O DISPOSITIVOS ¿SUPER STEEP SLOPE¿ QUE COMBINAN ESTOS FENOMENOS FISICOS CON LOS TFETS (PC-TFET, NC-TFET) PARA MEJORAR SUS PRESTACIONES. _x000D_ AUNQUE HAY CONSENSO EN LA COMUNIDAD CIENTIFICA SOBRE LA POTENCIALIDAD DE ESTOS DISPOSITIVOS PARA REALIZAR CIRCUITOS MAS EFICIENTES EN TERMINOS DE CONSUMO DE POTENCIA Y DE ENERGIA QUE LOS TRANSISTORES MOS Y FINFETS, LA SIMPLE SUSTITUCION DE TRANSISTORES CONVENCIONALES POR LOS STEEP SLOPE NO PERMITE OBTENER EL MAXIMO BENEFICIO DE SU UTILIZACION. ES NECESARIO ADECUAR LAS TOPOLOGIAS Y/O LAS ARQUITECTURAS A LAS CARACTERISTICAS DISTINTIVAS DE CADA DISPOSITIVO. EL OBJETIVO GENERAL DE ESTE PROYECTO ES EL DESARROLLO DE ARQUITECTURAS LOGICAS Y CIRCUITOS CON DISPOSITIVOS STEEP SLOPE PARA OPTIMIZAR SUS PRESTACIONES EN TERMINOS DE POTENCIA, ENERGIA O DE COMPROMISOS POTENCIA-VELOCIDAD EN DISTINTOS ESCENARIOS DE APLICACION. LOS OBJETIVOS ESPECIFICOS QUE FORMULAMOS SON: 1) DESARROLLAR, ANALIZAR, VALIDAR Y EVALUAR TOPOLOGIAS DE BLOQUES LOGICOS BASICOS ADECUADAS; 2) DESARROLLAR, ANALIZAR, VALIDAR Y EVALUAR ARQUITECTURAS LOGICAS ADECUADAS; 3) APLICAR TECNICAS DE DISEÑO PARA BAJA POTENCIA; 4) EXPLORAR PARADIGMAS DE CONMUTACION ALTERNATIVOS A LA LOGICA CMOS; 5) MANTENER UNA LIBRERIA DE MODELOS DE DISPOSITIVOS STEEP-SLOPE ACTUALIZADA CON LOS AVANCES Y PROPUESTAS QUE SE VAYAN PRODUCIENDO. (Spanish)
0 references
DIFFERENT APPLICATIONS WITH A GREAT SOCIAL AND ECONOMIC IMPACT (IOT, WEARABLES, IMPLANTABLE DEVICES, WSNS) DEMAND CIRCUITS WITH VERY LOW POWER CONSUMPTION AND EFFICIENT IN TERMS OF ENERGY. IN THIS CONTEXT, THE FIELD-EFFECT TRANSISTOR HAS SEVERE LIMITATIONS ASSOCIATED WITH ITS SS, THAT CANNOT BE REDUCED BELOW 60MV/DEC, WHICH PREVENTS IT FROM REDUCING ITS POLARIZATION VOLTAGE, WITHOUT SIGNIFICANTLY DEGRADING ITS PERFORMANCE IN TERMS OF SPEED OR EXCESSIVELY INCREASING ITS LEAKAGE CURRENT. CURRENTLY IMPORTANT EFFORTS ARE DEVOTED TO THE DEVELOPMENT OF "STEEP SLOPE" DEVICES THAT DO NOT EXHIBIT THIS LIMITATION. THIS PROJECT ADDRESSES THE DESIGN OF CIRCUITS AND ARCHITECTURES IMPLEMENTED WITH THESE TRANSISTORS IN ORDER TO CONTRIBUTE TO THE DEVELOPMENT OF SUCH APPLICATIONS. THE WORK DEVELOPED IN NACLUDE (TEC2013-40670-P) WITH TUNNELING TRANSISTORS (TFETS) IS EXTENDED TO OTHER STEEP SLOPE DEVICES, INCLUDING NEGATIVE CAPACITANCE TRANSISTORS (NCFET, FEFET), TRANSISTORS INCORPORATING MATERIALS THAT EXHIBIT PHASE TRANSITIONS (HYPERFET, PC-FET) OR "SUPER STEEP SLOPE" DEVICES THAT COMBINE THESE PHYSICAL PHENOMENA WITH TFETS (PC-TFET, NC-TFET) TO IMPROVE THEIR PERFORMANCE._x000D_ ALTHOUGH THERE IS CONSENSUS IN THE SCIENTIFIC COMMUNITY ABOUT THE POTENTIAL OF THESE DEVICES TO IMPLEMENT CIRCUITS MORE EFFICIENT IN TERMS OF POWER CONSUMPTION AND ENERGY THAN MOS AND FINFET TRANSISTORS, THE SIMPLE REPLACEMENT OF CONVENTIONAL TRANSISTORS BY STEEP SLOPE DEVICES DOES NOT ALLOW TO OBTAIN THE MAXIMUM BENEFIT OF ITS USE. IT IS NECESSARY TO ADAPT THE TOPOLOGIES AND/OR ARCHITECTURES TO THE DISTINCTIVE CHARACTERISTICS OF EACH DEVICE. THE GENERAL OBJECTIVE OF THIS PROJECT IS THE DEVELOPMENT OF LOGICAL ARCHITECTURES AND CIRCUITS WITH STEEP SLOPE DEVICES TO OPTIMIZE THEIR PERFORMANCE IN TERMS OF POWER, ENERGY OR POWER-SPEED TRADE-OFFS IN DIFFERENT APPLICATION SCENARIOS. THE SPECIFIC OBJECTIVES THAT WE FORMULATE ARE: 1) TO DEVELOP, ANALYZE, VALIDATE AND EVALUATE APPROPRIATE TOPOLOGIES FOR BASIC LOGICAL BLOCKS; 2) TO DEVELOP, ANALYZE, VALIDATE AND EVALUATE APPROPRIATE LOGIC ARCHITECTURES; 3) TO APPLY DESIGN TECHNIQUES FOR LOW POWER; 4) TO EXPLORE ALTERNATIVE COMPUTING PARADIGMS TO CMOS LOGIC; 5) TO MAINTAIN A LIBRARY OF MODELS OF STEEP-SLOPE DEVICES UPDATED WITH THE ADVANCES AND PROPOSALS THAT ARE TAKING PLACE. (English)
0.5505970528533505
0 references
DIFFÉRENTES APPLICATIONS À FORT IMPACT SOCIAL ET ÉCONOMIQUE (IOT, PORTABLES, IMPLANTABLES, WSN...) DEMANDENT DES CIRCUITS À TRÈS FAIBLE CONSOMMATION D’ÉNERGIE ET ÉCONOMES EN ÉNERGIE. DANS CE CONTEXTE, LE TRANSISTOR À EFFET DE CHAMP PRÉSENTE DE GRAVES LIMITATIONS LIÉES AU FAIT QUE SON SS NE PEUT PAS ÊTRE RÉDUIT EN DESSOUS DE 60MV/DEC, CE QUI EMPÊCHE DE RÉDUIRE SA TENSION DE POLARISATION SANS DÉGRADER SIGNIFICATIVEMENT SES PERFORMANCES EN TERMES DE VITESSE OU D’AUGMENTATION EXCESSIVE DES COURANTS DE FUITE. DES TRAVAUX INTENSIFS SONT ACTUELLEMENT EN COURS SUR LE DÉVELOPPEMENT DES DISPOSITIFS DE PENTE RAIDE QUI NE PRÉSENTENT PAS CETTE LIMITE. CE PROJET PORTE SUR LA CONCEPTION DE CIRCUITS ET D’ARCHITECTURES MIS EN ŒUVRE AVEC CES TRANSISTORS AFIN DE CONTRIBUER AU DÉVELOPPEMENT DE CES APPLICATIONS. LE TRAVAIL EFFECTUÉ À NACLUDE (TEC2013-40670-P) AVEC TRANSISTORS À EFFET TUNNEL (TFET) EST ÉTENDU À D’AUTRES DISPOSITIFS DE PENTE RAIDE, Y COMPRIS LES TRANSISTORS À CAPACITÉ NÉGATIVE (NCFET, FEFET), LES TRANSISTORS INCORPORANT DES MATÉRIAUX DE TRANSITION DE PHASE (HYPERFET, PC-FET) OU DES DISPOSITIFS DE PENTE SUPER RAIDE QUI COMBINENT CES PHÉNOMÈNES PHYSIQUES AVEC LES TFET (PC-TFET, NC-TFET) POUR AMÉLIORER LEURS PERFORMANCES. _x000D_ bien qu’il y ait des conseils au sein de la COMMUNAUTÉ SCIENTIFIQUE SUR LA POTENTIALITÉ DE LA POTENTIALITÉ DE CE DISPOSITIONS D’AUTRES CIRCUITES RELATIVES À LA CONVENTION DE CONSOMMATION ET DE CONSOMMATION ÉNERGIE ET D’ÉNERGIE QUE LES TRANSISTEURS DE MOIS ET DE FINFETS, LE SIMPLE SUSTITUCTION DES TRANSISTEURS CONVENTIONNELS PAR SLOPE STEEP ne permettent pas le bénéfice maximal de leur utilisation. IL EST NÉCESSAIRE D’ADAPTER LES TOPOLOGIAS ET/OU LES ARCHITECTURES AUX CARACTÉRISTIQUES DISTINCTIVES DE CHAQUE DISPOSITIF. L’OBJECTIF GÉNÉRAL DE CE PROJET EST LE DÉVELOPPEMENT D’ARCHITECTURES LOGIQUES ET DE CIRCUITS AVEC DES DISPOSITIFS À PENTE RAIDE AFIN D’OPTIMISER LEURS PERFORMANCES EN TERMES D’ENGAGEMENTS DE PUISSANCE, D’ÉNERGIE OU DE VITESSE DE PUISSANCE DANS DIFFÉRENTS SCÉNARIOS D’APPLICATION. LES OBJECTIFS SPÉCIFIQUES QUE NOUS AVONS FORMULÉS SONT LES SUIVANTS: 1) DÉVELOPPER, ANALYSER, VALIDER ET ÉVALUER DES TOPOLOGIES DE BLOCS LOGIQUES DE BASE APPROPRIÉS; 2) DÉVELOPPER, ANALYSER, VALIDER ET ÉVALUER DES ARCHITECTURES LOGIQUES APPROPRIÉES; 3) APPLIQUER DES TECHNIQUES DE CONCEPTION POUR LA FAIBLE PUISSANCE; 4) EXPLORER DES PARADIGMES DE CHANGEMENT ALTERNATIFS À LA LOGIQUE CMOS; 5) CONSERVER UNE BIBLIOTHÈQUE DE MODÈLES DE PENTE RAIDE MISE À JOUR AVEC LES AVANCÉES ET LES PROPOSITIONS QUI ONT LIEU. (French)
2 December 2021
0 references
UNTERSCHIEDLICHE ANWENDUNGEN MIT GROSSER SOZIALER UND WIRTSCHAFTLICHER WIRKUNG (IOT, WEARABLES, IMPLANTIERBARE GERÄTE, WSNS...) ERFORDERN SCHALTKREISE MIT EINEM SEHR GERINGEN STROMVERBRAUCH UND ENERGETISCHEM WIRKUNGSGRAD. IN DIESEM ZUSAMMENHANG WEIST DER FELDEFFEKTTRANSISTOR STARKE EINSCHRÄNKUNGEN AUF, DIE DAMIT VERBUNDEN SIND, DASS SEINE SS NICHT UNTER 60MV/DEC REDUZIERT WERDEN KANN, WAS EINE VERRINGERUNG DER POLARISATIONSSPANNUNG VERHINDERT, OHNE DASS DIE LEISTUNGSFÄHIGKEIT IN BEZUG AUF DIE GESCHWINDIGKEIT ERHEBLICH BEEINTRÄCHTIGT ODER DIE LECKSTRÖME ÜBERMÄSSIG ERHÖHT WERDEN. DERZEIT WERDEN INTENSIVE ARBEITEN AN DER ENTWICKLUNG DER GERÄTE DURCHGEFÜHRT, DIE DIESE BEGRENZUNG NICHT AUFWEISEN. DIESES PROJEKT BEFASST SICH MIT DER GESTALTUNG VON SCHALTUNGEN UND ARCHITEKTUREN, DIE MIT DIESEN TRANSISTOREN IMPLEMENTIERT WERDEN, UM ZUR ENTWICKLUNG DIESER ANWENDUNGEN BEIZUTRAGEN. DIE ARBEITEN VON NACLUDE (TEC2013-40670-P) MIT TUNNELEFFEKTTRANSISTOREN (TFET) WERDEN AUF ANDERE STEILHANGVORRICHTUNGEN AUSGEDEHNT, DARUNTER AUCH TRANSISTOREN FÜR NEGATIVE KAPAZITÄT (NCFET, FEFET), TRANSISTOREN MIT PHASENÜBERGANGSMATERIALIEN (HYPERFET, PC-FET) ODER SUPER-STEILHANG-GERÄTE, DIE DIESE PHYSIKALISCHEN PHÄNOMENE MIT TFETS (PC-TFET, NC-TFET) KOMBINIEREN, UM IHRE LEISTUNG ZU VERBESSERN. _x000D_ obwohl es in der SCIENTIFISCHEn GEMEINSCHAFT über die POTENTIALITÄT darüber informiert ist, dass die Dispositiven dieser Dispositiven bei Tötungs- und ENERGIE-Beendigungen und ENERGIE, dass die TRANSISTOREN von MOS und FinFETs, die SIMPLE SUSTITUCTION OF CONVENTIONAL TRANSISTORS BY STEEP SLOPE nicht den größtmöglichen Nutzen ihrer Nutzung erlauben. ES IST NOTWENDIG, DAS TOPOLOGIAS UND/ODER DIE ARCHITEKTUREN AN DIE BESONDERHEITEN JEDES EINZELNEN GERÄTS ANZUPASSEN. DAS ALLGEMEINE ZIEL DIESES PROJEKTS IST DIE ENTWICKLUNG VON LOGIKARCHITEKTUREN UND SCHALTKREISEN MIT STEILHANGVORRICHTUNGEN, UM IHRE LEISTUNG IN BEZUG AUF LEISTUNGS-, ENERGIE- ODER LEISTUNGS-GESCHWINDIGKEITSVERPFLICHTUNGEN IN VERSCHIEDENEN ANWENDUNGSSZENARIEN ZU OPTIMIEREN. DIE SPEZIFISCHEN ZIELE, DIE WIR FORMULIEREN, SIND: 1) ENTWICKELN, ANALYSIEREN, VALIDIEREN UND BEWERTEN TOPOLOGIEN GEEIGNETER GRUNDLEGENDER LOGIKBLÖCKE; 2) ENTWICKLUNG, ANALYSE, VALIDIERUNG UND BEWERTUNG GEEIGNETER LOGIKARCHITEKTUREN; 3) WENDEN ENTWURFSTECHNIKEN FÜR NIEDRIGE LEISTUNG AN; 4) ERFORSCHEN ALTERNATIVER SCHALTPARADIGMEN ZUR LOGIK CMOS; 5) HALTEN SIE EINE AKTUALISIERTE STEIL-SLOPE-MODELLBIBLIOTHEK MIT DEN FORTSCHRITTEN UND VORSCHLÄGEN, DIE STATTFINDEN. (German)
9 December 2021
0 references
VERSCHILLENDE TOEPASSINGEN MET EEN GROTE SOCIALE EN ECONOMISCHE IMPACT (IOT, WEARABLES, IMPLANTEERBARE APPARATEN, WSN’S...) VRAAGCIRCUITS MET EEN ZEER LAAG STROOMVERBRUIK EN EFFICIËNT IN TERMEN VAN ENERGIE. IN DIT VERBAND HEEFT DE VELDEFFECTTRANSISTOR ERNSTIGE BEPERKINGEN IN VERBAND MET HET FEIT DAT ZIJN SS NIET KAN WORDEN VERLAAGD TOT MINDER DAN 60MV/DEC, WAT VOORKOMT DAT DE POLARISATIESPANNING WORDT VERMINDERD ZONDER DE PRESTATIES IN TERMEN VAN SNELHEID AANZIENLIJK TE VERLAGEN OF DE LEKKAGESTROMEN BUITENSPORIG TE VERHOGEN. MOMENTEEL WORDT INTENSIEF GEWERKT AAN DE ONTWIKKELING VAN DE TOESTELLEN STEILE HELLING DIE DEZE BEPERKING NIET VERTONEN. DIT PROJECT RICHT ZICH OP HET ONTWERP VAN CIRCUITS EN ARCHITECTUREN DIE MET DEZE TRANSISTORS WORDEN GEÏMPLEMENTEERD OM BIJ TE DRAGEN AAN DE ONTWIKKELING VAN DEZE TOEPASSINGEN. HET WERK VAN NACLUDE (TEC2013-40670-P) MET TUNNELEFFECTTRANSISTORS (TFET’S) WORDT UITGEBREID TOT ANDERE STEILE HELLINGSAPPARATUUR, WAARONDER TRANSISTORS MET NEGATIEVE CAPACITEIT (NCFET, FEFET), TRANSISTORS MET FASEOVERGANGSMATERIALEN (HYPERFET, PC-FET) OF SUPER STEILE HELLINGSAPPARATEN DIE DEZE FYSIEKE VERSCHIJNSELEN COMBINEREN MET TFET’S (PC-TFET, NC-TFET) OM HUN PRESTATIES TE VERBETEREN. _x000D_ hoewel er advies is in de SCIENTIFIC COMMUNITEIT over de POTENTIALITEIT VAN DIT dispositives om te worden gerelatereerd op het tijdstip waarop zij worden gebruikt in potentie en ENERGIE CONSUMPTIE EN ENERGIE DAT DE TRANSISTOREN VAN MOS EN FET’s, DE SIMPLE SUSTITUCTIE VAN CONVENTIONELE TRANSISTORS BY STEEP SLOPE NIET het maximale voordeel van het gebruik ervan toestaan. HET IS NOODZAKELIJK DE TOPOLOGIAS EN/OF DE ARCHITECTUREN AAN TE PASSEN AAN DE ONDERSCHEIDENDE KENMERKEN VAN ELK APPARAAT. DE ALGEMENE DOELSTELLING VAN DIT PROJECT IS DE ONTWIKKELING VAN LOGISCHE ARCHITECTUREN EN CIRCUITS MET STEILE HELLINGSAPPARATUUR OM HUN PRESTATIES OP HET GEBIED VAN VERMOGEN, ENERGIE OF VERMOGENSSNELHEID IN VERSCHILLENDE TOEPASSINGSSCENARIO’S TE OPTIMALISEREN. DE SPECIFIEKE DOELSTELLINGEN DIE WE FORMULEREN ZIJN: 1) ONTWIKKELEN, ANALYSEREN, VALIDEREN EN EVALUEREN VAN TOPOLOGIEËN VAN GESCHIKTE BASISLOGICABLOKKEN; 2) PASSENDE LOGISCHE ARCHITECTUREN ONTWIKKELEN, ANALYSEREN, VALIDEREN EN EVALUEREN; 3) PAS ONTWERPTECHNIEKEN VOOR LAGE MACHT TOE; 4) VERKENNEN VAN ALTERNATIEVE OMSCHAKELINGSPARADIGMA’S NAAR DE LOGICA CMOS; 5) HOUDT EEN UP-TO-DATE STEILE-SLOPE MODELBIBLIOTHEEK MET DE VOORUITGANG EN VOORSTELLEN DIE PLAATSVINDEN. (Dutch)
17 December 2021
0 references
DIVERSE APPLICAZIONI CON UN GRANDE IMPATTO SOCIALE ED ECONOMICO (IOT, WEARABLES, DISPOSITIVI IMPIANTABILI, WSN...) CIRCUITI DI DOMANDA CON UN CONSUMO ENERGETICO MOLTO BASSO ED EFFICIENTE IN TERMINI DI ENERGIA. IN QUESTO CONTESTO, IL TRANSISTOR EFFETTO CAMPO HA GRAVI LIMITAZIONI ASSOCIATE AL FATTO CHE LE SUE SS NON POSSONO ESSERE RIDOTTE AL DI SOTTO DI 60MV/DEC, IL CHE IMPEDISCE DI RIDURRE LA TENSIONE DI POLARIZZAZIONE SENZA DEGRADARE SIGNIFICATIVAMENTE LE SUE PRESTAZIONI IN TERMINI DI VELOCITÀ, O AUMENTARE ECCESSIVAMENTE LE CORRENTI DI PERDITA. ATTUALMENTE SI STA SVOLGENDO UN INTENSO LAVORO SULLO SVILUPPO DEI DISPOSITIVI RIPIDI PENDII CHE NON PRESENTANO QUESTA LIMITAZIONE. QUESTO PROGETTO RIGUARDA LA PROGETTAZIONE DI CIRCUITI E ARCHITETTURE IMPLEMENTATE CON QUESTI TRANSISTOR AL FINE DI CONTRIBUIRE ALLO SVILUPPO DI QUESTE APPLICAZIONI. IL LAVORO SVOLTO PRESSO IL NACLUDE (TEC2013-40670-P) CON TRANSISTORI AD EFFETTO TUNNEL (TFET), È ESTESO AD ALTRI DISPOSITIVI A PENDENZA RIPIDA, COMPRESI I TRANSISTORI A CAPACITÀ NEGATIVA (NCFET, FEFET), I TRANSISTOR CHE INCORPORANO MATERIALI DI TRANSIZIONE DI FASE (HYPERFET, PC-FET) O DISPOSITIVI A PENDENZA SUPER RIPIDA CHE COMBINANO QUESTI FENOMENI FISICI CON I TFET (PC-TFET, NC-TFET) PER MIGLIORARNE LE PRESTAZIONI. _x000D_ sebbene vi sia un consiglio nella COMUNITÀ SCIENTIFICA SULLA POTENTIALITÀ DI QUESTO DISPONIBILIZZAZIONE DELLE ALTRE CIRCUITI RELATIVE NEL potere E CONSUMPAZIONE ENERGIA E ENERGIA ENERGIA CHE I TRANSISTORI DI MOS E FETTI, LA SUSTITUZIONE SIMPOLA DI TRANSISTORS CONVENZIONALI DA SLOPE DI STEEP NON permettono il massimo beneficio del loro utilizzo. È NECESSARIO ADATTARE I TOPOLOGIAS E/O LE ARCHITETTURE ALLE CARATTERISTICHE DISTINTIVE DI CIASCUN DISPOSITIVO. L'OBIETTIVO GENERALE DI QUESTO PROGETTO È LO SVILUPPO DI ARCHITETTURE LOGICHE E CIRCUITI CON DISPOSITIVI A PENDENZA RIPIDA PER OTTIMIZZARE LE LORO PRESTAZIONI IN TERMINI DI IMPEGNI IN TERMINI DI POTENZA, ENERGIA O VELOCITÀ DI POTENZA IN DIVERSI SCENARI APPLICATIVI. GLI OBIETTIVI SPECIFICI DA NOI FORMULATI SONO: 1) SVILUPPARE, ANALIZZARE, CONVALIDARE E VALUTARE TOPOLOGIE DI ADEGUATI BLOCCHI LOGICI DI BASE; 2) SVILUPPARE, ANALIZZARE, CONVALIDARE E VALUTARE LE ARCHITETTURE LOGICHE APPROPRIATE; 3) APPLICARE TECNICHE DI PROGETTAZIONE PER BASSA POTENZA; 4) ESPLORARE PARADIGMI ALTERNATIVI DI COMMUTAZIONE ALLA LOGICA CMOS; 5) MANTENERE AGGIORNATA UNA LIBRERIA MODELLO RIPIDA CON GLI AVANZAMENTI E LE PROPOSTE IN CORSO. (Italian)
16 January 2022
0 references
ΔΙΑΦΟΡΕΤΙΚΈΣ ΕΦΑΡΜΟΓΈΣ ΜΕ ΜΕΓΆΛΟ ΚΟΙΝΩΝΙΚΌ ΚΑΙ ΟΙΚΟΝΟΜΙΚΌ ΑΝΤΊΚΤΥΠΟ (ΔΤΠ, ΦΟΡΕΤΆ, ΕΜΦΥΤΕΎΣΙΜΑ ΙΑΤΡΟΤΕΧΝΟΛΟΓΙΚΆ ΠΡΟΪΌΝΤΑ, WSN) ΚΥΚΛΏΜΑΤΑ ΖΉΤΗΣΗΣ ΜΕ ΠΟΛΎ ΧΑΜΗΛΉ ΚΑΤΑΝΆΛΩΣΗ ΕΝΈΡΓΕΙΑΣ ΚΑΙ ΑΠΟΔΟΤΙΚΆ ΑΠΌ ΠΛΕΥΡΆΣ ΕΝΈΡΓΕΙΑΣ. ΣΤΟ ΠΛΑΊΣΙΟ ΑΥΤΌ, ΤΟ ΤΡΑΝΖΊΣΤΟΡ ΕΠΊΔΡΑΣΗΣ ΠΕΔΊΟΥ ΈΧΕΙ ΣΟΒΑΡΟΎΣ ΠΕΡΙΟΡΙΣΜΟΎΣ ΠΟΥ ΣΥΝΔΈΟΝΤΑΙ ΜΕ ΤΑ SS ΤΟΥ, ΠΟΥ ΔΕΝ ΜΠΟΡΟΎΝ ΝΑ ΜΕΙΩΘΟΎΝ ΚΆΤΩ ΑΠΌ 60MV/DEC, ΓΕΓΟΝΌΣ ΠΟΥ ΤΗΝ ΕΜΠΟΔΊΖΕΙ ΝΑ ΜΕΙΏΣΕΙ ΤΗΝ ΤΆΣΗ ΠΌΛΩΣΗΣ ΤΟΥ, ΧΩΡΊΣ ΝΑ ΥΠΟΒΑΘΜΊΣΕΙ ΣΗΜΑΝΤΙΚΆ ΤΗΝ ΑΠΌΔΟΣΉ ΤΟΥ ΌΣΟΝ ΑΦΟΡΆ ΤΗΝ ΤΑΧΎΤΗΤΑ Ή ΝΑ ΑΥΞΉΣΕΙ ΥΠΕΡΒΟΛΙΚΆ ΤΟ ΡΕΎΜΑ ΔΙΑΡΡΟΉΣ ΤΟΥ. ΕΠΊ ΤΟΥ ΠΑΡΌΝΤΟΣ ΣΗΜΑΝΤΙΚΈΣ ΠΡΟΣΠΆΘΕΙΕΣ ΈΧΟΥΝ ΑΦΙΕΡΩΘΕΊ ΣΤΗΝ ΑΝΆΠΤΥΞΗ ΣΥΣΚΕΥΏΝ «ΑΠΌΤΟΜΗΣ ΚΛΊΣΗΣ» ΠΟΥ ΔΕΝ ΠΑΡΟΥΣΙΆΖΟΥΝ ΑΥΤΌΝ ΤΟΝ ΠΕΡΙΟΡΙΣΜΌ. ΤΟ ΈΡΓΟ ΑΥΤΌ ΑΦΟΡΆ ΤΟΝ ΣΧΕΔΙΑΣΜΌ ΚΥΚΛΩΜΆΤΩΝ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΏΝ ΠΟΥ ΥΛΟΠΟΙΟΎΝΤΑΙ ΜΕ ΑΥΤΆ ΤΑ ΤΡΑΝΖΊΣΤΟΡ ΠΡΟΚΕΙΜΈΝΟΥ ΝΑ ΣΥΜΒΆΛΟΥΝ ΣΤΗΝ ΑΝΆΠΤΥΞΗ ΤΈΤΟΙΩΝ ΕΦΑΡΜΟΓΏΝ. Το ΕΡΓΑΣΤΗΡΙΟ που ΑΝΑΠΤΥΓΕΤΑΙ ΣΤΟ ΝΑΚΛΟΥΔΙΟ (TEC2013-40670-P) με σηράγγους μεταπωλητές (TFETs) που έχουν εισαχθεί σε άλλες εγκαταστάσεις SLOPE STEEP, συμπεριλαμβανομένων των NEGATIVE TRANSISTORS (NCFET, FeFET), ΜΕΤΑΦΟΡΩΝ ΣΕ ΣΥΓΚΡΟΤΗΣΗ ΥΛΙΚΩΝ ΤΩΝ ΕΞΑΓΩΓΩΝ ΦΥΣΙΚΩΝ ΜΕΤΑΦΟΡΩΝ (HYPERFET, PC-FET) Ή «SUPER STEEP SLOPE» ΣΥΣΚΕΥΑΣΙΕΣ ΤΩΝ ΟΠΟΙΩΝ ΚΟΙΝΩΝΟΥΝ ΤΗ ΦΥΣΗΚΗ ΦΕΝΟΜΕΝΑ ΜΕ TFET (PC-TFET, NC-TFET) για την ενίσχυση του προσωπικού τους._x000D_ ALTHOUGH ΣΤΑ ΠΛΑΙΣΙΑ ΤΗΣ ΕΠΙΣΤΗΜΟΝΙΚΗΣ ΚΟΙΝΟΤΗΤΑΣ ΕΦΑΡΜΟΓΗ ΤΩΝ ΠΕΡΙΣΣΟΤΕΡΑ ΑΠΟΤΕΛΕΣΜΑΤΩΝ ΤΩΝ ΟΡΩΝ ΚΑΤΑΝΑΛΩΣΗΣ ΔΥΝΑΜΗΣ ΚΑΙ ΕΝΕΡΓΕΙΑΣ ΤΟΥ ΜΟΥ ΚΑΙ ΤΟΥ ΔΙΚΤΥΟΥ, ΤΟ ΜΕΓΑΛΟ ΑΝΑΠΤΥΞΗ ΣΥΜΒΑΛΛΟΜΕΝΩΝ ΜΕΤΑΦΟΡΩΝ ΑΠΟ ΤΙΣ ΣΥΣΚΕΥΕΣ SLOPE STEEP δεν ΠΕΡΙΛΑΜΒΑΝΟΝΤΑΙ ΤΟ ΜΕΓΑΛΟ ΔΕΛΤΙΟ ΤΗΣ ΧΡΗΣΗΣ ΤΩΝ ΧΡΗΣΙΜΟΠΟΙΗΣΕΩΝ. ΕΊΝΑΙ ΑΠΑΡΑΊΤΗΤΟ ΝΑ ΠΡΟΣΑΡΜΟΣΤΟΎΝ ΟΙ ΤΟΠΟΛΟΓΊΕΣ Ή/ΚΑΙ ΟΙ ΑΡΧΙΤΕΚΤΟΝΙΚΈΣ ΣΤΑ ΔΙΑΚΡΙΤΙΚΆ ΧΑΡΑΚΤΗΡΙΣΤΙΚΆ ΚΆΘΕ ΣΥΣΚΕΥΉΣ. Ο ΓΕΝΙΚΌΣ ΣΤΌΧΟΣ ΑΥΤΟΎ ΤΟΥ ΈΡΓΟΥ ΕΊΝΑΙ Η ΑΝΆΠΤΥΞΗ ΛΟΓΙΚΏΝ ΑΡΧΙΤΕΚΤΟΝΙΚΏΝ ΚΑΙ ΚΥΚΛΩΜΆΤΩΝ ΜΕ ΑΠΌΤΟΜΕΣ ΔΙΑΤΆΞΕΙΣ ΚΛΊΣΗΣ ΓΙΑ ΤΗ ΒΕΛΤΙΣΤΟΠΟΊΗΣΗ ΤΩΝ ΕΠΙΔΌΣΕΏΝ ΤΟΥΣ ΌΣΟΝ ΑΦΟΡΆ ΤΗΝ ΙΣΧΎ, ΤΗΝ ΕΝΈΡΓΕΙΑ Ή ΤΗΝ ΤΑΧΎΤΗΤΑ ΣΕ ΔΙΑΦΟΡΕΤΙΚΆ ΣΕΝΆΡΙΑ ΕΦΑΡΜΟΓΉΣ. ΟΙ ΕΙΔΙΚΟΊ ΣΤΌΧΟΙ ΠΟΥ ΔΙΑΤΥΠΏΝΟΥΜΕ ΕΊΝΑΙ: 1) ΝΑ ΑΝΑΠΤΎΞΕΙ, ΝΑ ΑΝΑΛΎΣΕΙ, ΝΑ ΕΠΙΚΥΡΏΣΕΙ ΚΑΙ ΝΑ ΑΞΙΟΛΟΓΉΣΕΙ ΚΑΤΆΛΛΗΛΕΣ ΤΟΠΟΛΟΓΊΕΣ ΓΙΑ ΒΑΣΙΚΆ ΛΟΓΙΚΆ ΜΠΛΟΚ. 2) ΝΑ ΑΝΑΠΤΎΞΕΙ, ΝΑ ΑΝΑΛΎΣΕΙ, ΝΑ ΕΠΙΚΥΡΏΣΕΙ ΚΑΙ ΝΑ ΑΞΙΟΛΟΓΉΣΕΙ ΚΑΤΆΛΛΗΛΕΣ ΛΟΓΙΚΈΣ ΑΡΧΙΤΕΚΤΟΝΙΚΈΣ· 3) ΓΙΑ ΝΑ ΕΦΑΡΜΌΣΕΙ ΤΕΧΝΙΚΈΣ ΣΧΕΔΙΑΣΜΟΎ ΓΙΑ ΧΑΜΗΛΉ ΙΣΧΎ 4) ΝΑ ΔΙΕΡΕΥΝΉΣΕΙ ΕΝΑΛΛΑΚΤΙΚΆ ΥΠΟΛΟΓΙΣΤΙΚΆ ΠΡΌΤΥΠΑ ΣΤΗ ΛΟΓΙΚΉ CMOS 5) ΓΙΑ ΤΗ ΔΙΑΤΉΡΗΣΗ ΜΙΑΣ ΒΙΒΛΙΟΘΉΚΗΣ ΜΟΝΤΈΛΩΝ ΑΠΌΤΟΜΩΝ ΣΤΡΟΦΏΝ, ΕΝΗΜΕΡΩΜΈΝΩΝ ΜΕ ΤΙΣ ΠΡΟΌΔΟΥΣ ΚΑΙ ΤΙΣ ΠΡΟΤΆΣΕΙΣ ΠΟΥ ΛΑΜΒΆΝΟΥΝ ΧΏΡΑ. (Greek)
17 August 2022
0 references
FORSKELLIGE APPLIKATIONER MED EN STOR SOCIAL OG ØKONOMISK INDVIRKNING (IOT, WEARABLES, IMPLANTABLE DEVICES, WSNS) EFTERSPØRGSELSKREDSLØB MED MEGET LAVT STRØMFORBRUG OG EFFEKTIVE I FORM AF ENERGI. I DENNE FORBINDELSE HAR DEN FELTEFFEKTTRANSISTOR ALVORLIGE BEGRÆNSNINGER FORBUNDET MED SIN SS, SOM IKKE KAN REDUCERES TIL UNDER 60MV/DEC, HVILKET FORHINDRER DEN I AT REDUCERE POLARISERINGSSPÆNDINGEN, UDEN AT DETS YDEEVNE FORRINGES BETYDELIGT MED HENSYN TIL HASTIGHED ELLER OVERDREVENT ØGER SIN LÆKAGESTRØM. I ØJEBLIKKET ER VIGTIGE BESTRÆBELSER AFSAT TIL UDVIKLING AF "STEEP HÆLDNING" ENHEDER, DER IKKE UDVISER DENNE BEGRÆNSNING. DETTE PROJEKT OMHANDLER UDFORMNINGEN AF KREDSLØB OG ARKITEKTURER, DER GENNEMFØRES MED DISSE TRANSISTORER FOR AT BIDRAGE TIL UDVIKLINGEN AF SÅDANNE APPLIKATIONER. Den UDVIKLING I NACLUDE (TEC2013-40670-P) med tunneling TRANSISTORS (TFETs) er EKSTENDE TIL ANDEN STEEP SLOPE DEVICEs, INCLUDING NEGATIVE kapacitans TRANSISTORS (NCFET, FeFET), TRANSISTORER I CORPORATING MATERIALER, HYPERFET (HYPERFET, pc-FET) ELLER "SUPER STEEP SLOPE" DEVICES TJENESTE PHYSICAL PHENOMENA MED TFET (PC-TFET, NC-TFET) til at gøre rede for deres PERFORMANCE._x000D_ ALTHOUGH HER ER KONSERENDE I det SCIENTIFISKE FÆLLESSKAB, uanset om de er i stand til at foretage en effektiv gennemførelse flere EFFICIENTLIGE I UDVIKLING AF KONSUM og ENERGI THAN MOS og FinFET TRANSISTORER, SIMPLE REPLACEMENT AF KONVENTIONSBESKYTTELSER af STEEP SLOPE DEVICEs ikke ALLOW TIL MAXIMUM BENEFIT AF ITS BRUG. DET ER NØDVENDIGT AT TILPASSE TOPOLOGIER OG/ELLER ARKITEKTURER TIL DE SÆRLIGE KARAKTERISTIKA VED HVER ENHED. DET OVERORDNEDE MÅL MED DETTE PROJEKT ER AT UDVIKLE LOGISKE ARKITEKTURER OG KREDSLØB MED STEJLE SKRÅNINGSANORDNINGER FOR AT OPTIMERE DERES YDEEVNE MED HENSYN TIL MAGT, ENERGI ELLER POWER-SPEED TRADE-OFFS I FORSKELLIGE ANVENDELSESSCENARIER. DE SPECIFIKKE MÅL, VI FORMULERER, ER: 1) AT UDVIKLE, ANALYSERE, VALIDERE OG EVALUERE PASSENDE TOPOLOGIER FOR GRUNDLÆGGENDE LOGISKE BLOKKE; 2) AT UDVIKLE, ANALYSERE, VALIDERE OG EVALUERE PASSENDE LOGISKE ARKITEKTURER; 3) AT ANVENDE DESIGNTEKNIKKER TIL LAV EFFEKT; 4) AT UDFORSKE ALTERNATIVE COMPUTERPARADIGMER TIL CMOS LOGIK; 5) AT OPRETHOLDE ET BIBLIOTEK AF MODELLER AF STEJLE SKRÅENHEDER OPDATERET MED DE FREMSKRIDT OG FORSLAG, DER FINDER STED. (Danish)
17 August 2022
0 references
ERILAISET SOVELLUKSET, JOILLA ON SUURI YHTEISKUNNALLINEN JA TALOUDELLINEN VAIKUTUS (ESINEIDEN INTERNET, PUETTAVAT LAITTEET, IMPLANTOITAVAT LAITTEET, WSN-LAITTEET), JOIDEN TEHONKULUTUS ON ERITTÄIN ALHAINEN JA ENERGIATEHOKAS. TÄSSÄ YHTEYDESSÄ KENTÄN VAIKUTUSTRANSISTORILLA ON SS:ÄÄN LIITTYVIÄ VAKAVIA RAJOITUKSIA, JOITA EI VOIDA VÄHENTÄÄ ALLE 60MV/DEC, MIKÄ ESTÄÄ SITÄ PIENENTÄMÄSTÄ POLARISAATIOJÄNNITETÄÄN HEIKENTÄMÄTTÄ MERKITTÄVÄSTI SEN SUORITUSKYKYÄ NOPEUDEN SUHTEEN TAI KASVATTAMATTA LIIKAA VUOTOVIRTAA. TÄLLÄ HETKELLÄ ON PANOSTETTU SELLAISTEN JYRKÄN KALTEVUUDEN LAITTEIDEN KEHITTÄMISEEN, JOILLA EI OLE TÄTÄ RAJOITUSTA. TÄSSÄ HANKKEESSA KÄSITELLÄÄN NÄIDEN TRANSISTORIEN KANSSA TOTEUTETTUJEN PIIRIEN JA ARKKITEHTUURIEN SUUNNITTELUA, JOTTA VOIDAAN EDISTÄÄ TÄLLAISTEN SOVELLUSTEN KEHITTÄMISTÄ. NACLUDE (TEC2013–40670-P) tunneling TRANSISTORS (TEC2013–40670-P) -tunnelin TRANSISTORS (TFET) -tunneli on TÄYTÄNTÖÖNPANOPÄÄTÖKSI MUIDEN SLOPE DEVICES, INCLUDING NEGATIVE kapasitanssi TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIAALIA LIITTYVÄT TUOTTEET (HYPERFET, PC-FET) TAI ”SUPER STEEP SLOPE” KÄYTTÄVÄT KOSKEVAT TOIMINTAUKSET (PC-TFET, NC-TFET) TEHTÄMINEN PERFORMANCE. KIRJALLISUUDEN VALMISTUKSET JA ENERGIA TUOTTEET JA ENERGIA KÄYTTÖJÄRJESTELMÄT, KÄYTTÖJÄRJESTELMÄN KÄYTTÖJÄRJESTELMÄN KÄYTTÖJÄRJESTELMÄ TARJOITUKSEN MAXIMUM BENEFIT EI KÄYTETTÄVÄ. ON TARPEEN MUKAUTTAA TOPOLOGIAT JA/TAI ARKKITEHTUURIT KUNKIN LAITTEEN ERITYISPIIRTEISIIN. HANKKEEN YLEISENÄ TAVOITTEENA ON KEHITTÄÄ LOOGISIA ARKKITEHTUUREJA JA PIIREJÄ JYRKILLÄ KALTEVUUSLAITTEILLA OPTIMOIDAKSEEN TEHON, ENERGIAN TAI TEHONOPEUKSIEN KOMPROMISSEJA ERI SOVELLUSSKENAARIOISSA. MUOTOILEMME SEURAAVAT ERITYISTAVOITTEET: 1) KEHITTÄÄ, ANALYSOIDA, VALIDOIDA JA ARVIOIDA ASIANMUKAISIA TOPOLOGIOITA PERUS LOOGISILLE LOHKOILLE; 2) KEHITTÄÄ, ANALYSOIDA, VALIDOIDA JA ARVIOIDA ASIANMUKAISIA LOGIIKKA-ARKKITEHTUURIA; 3) SOVELTAA SUUNNITTELUTEKNIIKOITA ALHAISEN TEHON; 4) TUTKIA VAIHTOEHTOISIA LASKENTAMALLEJA CMOS-LOGIIKALLE; 5) YLLÄPITÄÄ JYRKÄN LUUKUN LAITTEIDEN MALLIEN KIRJASTOA, JOTA PÄIVITETÄÄN PARHAILLAAN TAPAHTUVIEN EDISTYSASKELEIDEN JA EHDOTUSTEN MUKAISESTI. (Finnish)
17 August 2022
0 references
APPLIKAZZJONIJIET DIFFERENTI B’IMPATT SOĊJALI U EKONOMIKU KBIR (IOT, APPARAT LI JINTLIBES, APPARAT IMPJANTABBLI, WSNS) JITOLBU ĊIRKWITI B’KONSUM BAXX ĦAFNA TAL-ENERĠIJA U EFFIĊJENTI F’TERMINI TA’ ENERĠIJA. F’DAN IL-KUNTEST, IT-TRANSISTER B’EFFETT TA’ KAMP GĦANDU LIMITAZZJONIJIET SEVERI ASSOĊJATI MAL-SS TIEGĦU, LI MA JISTGĦUX JITNAQQSU TAĦT IS-60MV/DEC, LI MA JĦALLUHX INAQQAS IL-VULTAĠĠ TAL-POLARIZZAZZJONI TIEGĦU, MINGĦAJR MA JIDDEGRADA B’MOD SINIFIKANTI L-PRESTAZZJONI TIEGĦU F’TERMINI TA’ VELOĊITÀ JEW IŻID B’MOD EĊĊESSIV IL-KURRENT TA’ TNIXXIJA TIEGĦU. BĦALISSA QED ISIRU SFORZI IMPORTANTI GĦALL-IŻVILUPP TA’ APPARATI TA’ “INKLINAZZJONI WIEQFA” LI MA JURUX DIN IL-LIMITAZZJONI. DAN IL-PROĠETT JINDIRIZZA D-DISINN TA’ ĊIRKWITI U ARKITETTURI IMPLIMENTATI B’DAWN IT-TRANŻISTERS SABIEX JIKKONTRIBWIXXU GĦALL-IŻVILUPP TA’ APPLIKAZZJONIJIET BĦAL DAWN. It-TRAŻIZZJONI TAL-ĦAJJIET (TEC2013–40670-P) B’TRAŻISTORJI TAL-mini (TFET) EXTENTI GĦAS-SLOPE OĦRA TIPVIZZI, JIKKLUŻAW TRANŻISTORJONI NEGATIVE (NCFET, FeFET), TRASTORJI INCORPORATING MATERIALS LI EXHIBIT TRAŻIZZJONIJIET (HYPERFET, PC-FET) JEW “SLOPE STEEP” DEVICES LI KOMBINE IL-PHENOMENA PHYSICAL ma’ TFET (PC-TFET, NC-TFET) biex IpPROVA PERFORMANZA TIEGĦU._x000D_ TIEGĦU TIEĦU F’KOMUNITÀ SCIENTIFIKANTI IL-POTENTIKU TA’ L-IMPLIMENT TA’ L-IMPLIMENT MORE EFFIĊENTI F’TERMS TAL-KONSUMATTI POWER u l-ENERĠIJA LI MOS U TRANŻORTI FinFETTI, L-REPLACEMENT TA’ TRASTORJONIJIET KONVENZJONALI BY STEEP SLOPE DVIZZI LI MA GĦANDUX GĦANDHOM IL-BENEFIT MAXIMUM TAL-USE STIMU. HUWA MEĦTIEĠ LI T-TOPOLOĠIJI U/JEW L-ARKITETTURI JIĠU ADATTATI GĦALL-KARATTERISTIĊI DISTINTIVI TA’ KULL APPARAT. L-OBJETTIV ĠENERALI TA’ DAN IL-PROĠETT HUWA L-IŻVILUPP TA’ ARKITETTURI U ĊIRKWITI LOĠIĊI B’APPARATI TA’ INKLINAZZJONI WIEQFA BIEX JOTTIMIZZAW IL-PRESTAZZJONI TAGĦHOM F’TERMINI TA’ KOMPROMESSI TAL-ENERĠIJA, TAL-ENERĠIJA JEW TAL-VELOĊITÀ TAL-ENERĠIJA F’XENARJI TA’ APPLIKAZZJONI DIFFERENTI. L-OBJETTIVI SPEĊIFIĊI LI NIFFORMULAW HUMA: 1) L-IŻVILUPP, L-ANALIŻI, IL-VALIDAZZJONI U L-EVALWAZZJONI TA’ TOPOLOĠIJI XIERQA GĦAL BLOKKI LOĠIĊI BAŻIĊI; 2) L-IŻVILUPP, L-ANALIŻI, IL-VALIDAZZJONI U L-EVALWAZZJONI TA’ ARKITETTURI LOĠIĊI XIERQA; 3) BIEX JAPPLIKAW TEKNIKI TA ‘DISINN GĦAL QAWWA BAXXA; 4) BIEX TESPLORA MUDELLI ALTERNATTIVI TAL-KOMPJUTER GĦAL-LOĠIKA CMOS; 5) BIEX TINŻAMM LIBRERIJA TA ‘MUDELLI TA’ APPARATI WEQFIN AĠĠORNATI BL-AVVANZI U L-PROPOSTI LI QED ISEĦĦU. (Maltese)
17 August 2022
0 references
DAŽĀDAS LIETOJUMPROGRAMMAS AR LIELU SOCIĀLO UN EKONOMISKO IETEKMI (IOT, VALKĀJAMĀS IERĪCES, IMPLANTĒJAMĀS IERĪCES, WSN) PIEPRASĪJUMA ĶĒDES AR ĻOTI ZEMU ENERĢIJAS PATĒRIŅU UN EFEKTĪVU ENERĢIJAS ZIŅĀ. ŠAJĀ KONTEKSTĀ LAUKA EFEKTA TRANZISTORS IR SMAGI IEROBEŽOJUMI, KAS SAISTĪTI AR TĀS SS, KAS NEVAR SAMAZINĀT ZEM 60MV/DEC, KAS NEĻAUJ TAI SAMAZINĀT SAVU POLARIZĀCIJAS SPRIEGUMU, BŪTISKI NEPAZEMINOT SAVU SNIEGUMU ATTIECĪBĀ UZ ĀTRUMU VAI PĀRMĒRĪGI PALIELINOT SAVU NOPLŪDES STRĀVU. PAŠLAIK SVARĪGI CENTIENI IR VELTĪTI “PADZIĻINĀT SLĪPUMS” IERĪČU, KAS NAV EKSPONĒT ŠO IEROBEŽOJUMU ATTĪSTĪBU. ŠIS PROJEKTS ATTIECAS UZ SHĒMU UN ARHITEKTŪRAS PROJEKTĒŠANU, KO ĪSTENO AR ŠIEM TRANZISTORIEM, LAI VEICINĀTU ŠĀDU LIETOJUMU IZSTRĀDI. DARBA DEVELOPED IN NACLUDE (TEC2013–40670-P) ar tuneļveida TRANSISTORS (TFETs) ir ExTENDED uz citu STEEP SLOPE DEVICES, INCLUDING NEGATIVE kapacitātes TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS THAT EXHIBIT PHASE TRANSITIONS (HYPERFET, PC-FET) VAI “SUPER STEEP SLOPE” DEVICES KOPĒJĀ KOPĒJĀ PHENOMENA ar TFET (PC-TFET, NC-TFET) IMPROVE THEIR PERFORMANCE. CIRCUITS VAIRĀK EFFICIENT POWER CONSUMPTION UN ENERGY THAN MOS UN FinFET TRANSISTORS TERMS, SIMPLE REPLEMENT CONVENTIONAL TRANSISTORS BY STEEP SLOPE DEVICES NOVĒRTĒJOT OBTAIN THE MAXIMUM BENEFIT ITS LIETOŠANAS. IR NEPIECIEŠAMS PIELĀGOT TOPOLOĢIJAS UN/VAI ARHITEKTŪRU KATRAS IERĪCES ATŠĶIRĪGAJĀM ĪPAŠĪBĀM. ŠĀ PROJEKTA VISPĀRĒJAIS MĒRĶIS IR IZSTRĀDĀT LOĢISKAS ARHITEKTŪRAS UN SHĒMAS AR STĀVĀM SLĪPUMA IERĪCĒM, LAI OPTIMIZĒTU TO VEIKTSPĒJU JAUDAS, ENERĢIJAS VAI JAUDAS ĀTRUMA KOMPROMISOS DAŽĀDOS PIELIETOJUMA SCENĀRIJOS. KONKRĒTIE MĒRĶI, KURUS MĒS FORMULĒJAM, IR ŠĀDI: 1) IZSTRĀDĀT, ANALIZĒT, VALIDĒT UN NOVĒRTĒT ATBILSTOŠAS PAMATA LOĢISKO BLOKU TOPOLOĢIJAS; 2) IZSTRĀDĀT, ANALIZĒT, APSTIPRINĀT UN NOVĒRTĒT ATBILSTOŠAS LOĢISKĀS ARHITEKTŪRAS; 3) PIEMĒROT PROJEKTĒŠANAS PAŅĒMIENUS MAZJAUDAS; 4) IZPĒTĪT ALTERNATĪVAS SKAITĻOŠANAS PARADIGMAS KTO LOĢIKAI; 5) UZTURĒT STĀVU SLĪPO IERĪČU MODEĻU BIBLIOTĒKU, KAS ATJAUNINĀTA AR NOTIEKOŠO PROGRESU UN PRIEKŠLIKUMIEM. (Latvian)
17 August 2022
0 references
RÔZNE APLIKÁCIE S VEĽKÝM SOCIÁLNYM A EKONOMICKÝM VPLYVOM (IOT, NOSITEĽNÉ ZARIADENIA, IMPLANTOVATEĽNÉ ZARIADENIA, WSN) VYŽADUJÚ OBVODY S VEĽMI NÍZKOU SPOTREBOU ENERGIE A EFEKTÍVNE Z HĽADISKA ENERGIE. V TEJTO SÚVISLOSTI MÁ TRANZISTOR S ÚČINKOM POĽA ZÁVAŽNÉ OBMEDZENIA SPOJENÉ S JEHO SS, KTORÉ NEMOŽNO ZNÍŽIŤ POD 60MV/DEC, ČO MU BRÁNI V ZNIŽOVANÍ POLARIZAČNÉHO NAPÄTIA BEZ VÝRAZNÉHO ZHORŠENIA JEHO VÝKONU Z HĽADISKA RÝCHLOSTI ALEBO NADMERNÉHO ZVÝŠENIA JEHO ZVODOVÉHO PRÚDU. V SÚČASNOSTI JE DÔLEŽITÉ ÚSILIE VENOVANÉ VÝVOJU „STRMÝCH SVAHOV“ ZARIADENÍ, KTORÉ NEVYKAZUJÚ TOTO OBMEDZENIE. TENTO PROJEKT SA ZAOBERÁ NÁVRHOM OBVODOV A ARCHITEKTÚR REALIZOVANÝCH S TÝMITO TRANZISTORMI S CIEĽOM PRISPIEŤ K ROZVOJU TAKÝCHTO APLIKÁCIÍ. WORK DEVELOPED IN NACLUDE (TEC2013 – 40670-P) S tunelovaním TRANSISTORS (TFETs) je prejdený do iných STEEP SLOPE DEVICES, INCLUDING NEGATIVE kapacitné TransISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS, že EXHIBIT FHASE TRANSITIONS (HYPERFET, PC-FET) alebo „SUPER STEEP SLOPE“ ODPORÚČA, že s TFETmi (PC-TFET, NC-TFET) sa spojí s fyzikálnou PHENOMENA (PC-TFET, NC-TFET) na to, aby sa spracovala ich pravidelnosť._x000D_ ITHOUGH, že sú konzistentní v SCIENTIFICKEHO SPOLOČENSTVA OBCHODNÝCH SPOLOČENSTIEV NA VYHLÁSENIE VYKONÁVANIA VYKONÁVANIA VIAC ÚČINKOVÝCH PRÍSLUŠENSKÝCH PODĽA SPOTREBY A ENERGIEV, PREKLADOVÝCH PREPRAVY SPOJENÝCH PREDSTAVITEĽOV POUŽÍVATEĽOV SLOPEČNÝCH PREVÁDZKOV, KTORÉ MAJÚ POUŽÍVANIE NA MAXIMÁLNEJ BENEFITU ITS. JE POTREBNÉ PRISPÔSOBIŤ TOPOLÓGIÁM A/ALEBO ARCHITEKTÚRE CHARAKTERISTICKÝM VLASTNOSTIAM KAŽDÉHO ZARIADENIA. VŠEOBECNÝM CIEĽOM TOHTO PROJEKTU JE VÝVOJ LOGICKÝCH ARCHITEKTÚR A OBVODOV SO ZARIADENIAMI SO STRMÝM SKLONOM NA OPTIMALIZÁCIU ICH VÝKONU Z HĽADISKA VÝKONU, ENERGIE ALEBO KOMPROMISOV RÝCHLOSTI VÝKONU V RÔZNYCH APLIKAČNÝCH SCENÁROCH. KONKRÉTNE CIELE, KTORÉ FORMULUJEME, SÚ: 1) ROZVÍJAŤ, ANALYZOVAŤ, VALIDOVAŤ A HODNOTIŤ VHODNÉ TOPOLÓGIE PRE ZÁKLADNÉ LOGICKÉ BLOKY; 2) VYVÍJAŤ, ANALYZOVAŤ, OVEROVAŤ A HODNOTIŤ VHODNÉ LOGICKÉ ARCHITEKTÚRY; 3) POUŽIŤ KONŠTRUKČNÉ TECHNIKY PRE NÍZKY VÝKON; 4) PRESKÚMAŤ ALTERNATÍVNE VÝPOČTOVÉ PARADIGMY K LOGIKE CMOS; 5) UDRŽIAVAŤ KNIŽNICU MODELOV STRMÝCH SKLONOV ZARIADENÍ AKTUALIZOVANÝCH O POKROKY A NÁVRHY, KTORÉ SA USKUTOČŇUJÚ. (Slovak)
17 August 2022
0 references
IARRATAIS ÉAGSÚLA A BHFUIL TIONCHAR MÓR SÓISIALTA AGUS EACNAMAÍOCH (IOT, WEARABLES, FEISTÍ SO-IONCHLANNAITHE, WSNS) CIORCAID ÉILEAMH LE TOMHALTAS CHUMHACHT AN-ÍSEAL AGUS ÉIFEACHTACH I DTÉARMAÍ FUINNIMH. SA CHOMHTHÉACS SIN, TÁ TEORAINNEACHA TROMCHÚISEACHA AG AN TRASRAITHEOIR A BHFUIL ÉIFEACHT RÉIMSE AIGE A BHAINEANN LENA SS, NACH FÉIDIR A LAGHDÚ FAOI BHUN 60MV/DEC, RUD A CHUIREANN COSC AIR A VOLTAS POLARAITHE A LAGHDÚ, GAN A FHEIDHMÍOCHT A DHÍGHRÁDÚ GO SUNTASACH Ó THAOBH LUAIS DE NÓ A SHRUTH SCEITE A MHÉADÚ GO HIOMARCACH. TÁ IARRACHTAÍ TÁBHACHTACHA FAOI LÁTHAIR DÍRITHE AR FHEISTÍ “FÁINNE GÉARA” A FHORBAIRT NACH LÉIRÍONN AN TEORANNÚ SIN. TUGANN AN TIONSCADAL SEO AGHAIDH AR DHEARADH NA GCIORCAD AGUS NA N-AILTIREACHTAÍ A CHUIRTEAR I BHFEIDHM LEIS NA TRASRAITHEOIRÍ SEO CHUN CUR LE FORBAIRT NA BHFEIDHMCHLÁR SIN. Déantar an obair oibre atá á bhforbairt i NACLUDE (TEC2013-40670-P) le hiompróirí (TFETS) a leathnú le haghaidh cinntí eile SLOPE STEEP, lena n-áirítear Iompróirí CAPACITIÚLA NEGATIVE (NCFET, FeFET), IOMHAÍOCHTAÍ IOMHAÍOCHTAÍ STIÚRTHÓIRÍ PHASE STÁIT (HYPERFET, déanann PC-FET) nó “SUPER STEEP SLOPE” na bearta is gá chun feabhas a chur ar fheidhmíocht._x000D_AGHAIDH AN CHOMHPHOBAL I gCOMHPHOBAL (PC-TFET, NC-TFET) chun feabhas a chur ar fheidhmíocht._x000D. i dtéarmaí an Choinbhinsiúin agus na nIompróirí Slánaithe, ní gá go n-éireodh le hIompróirí Coinbhinsiúin agus le hIompróirí SLOPE STEEP, i dtéarmaí na n-aistritheoirí sóisialta, go n-éireoidh siad le húsáid na n-úsáidí sin. IS GÁ NA TOIPEOLAÍOCHTAÍ AGUS/NÓ NA HAILTIREACHTAÍ A CHUR IN OIRIÚINT DO SHAINTRÉITHE GACH FEISTE. IS É CUSPÓIR GINEARÁLTA AN TIONSCADAIL SEO AILTIREACHTAÍ AGUS CIORCAID LOIGHCIÚLA A FHORBAIRT INA BHFUIL FEISTÍ FÁNA GÉARA CHUN A BHFEIDHMÍOCHT A BHARRFHEABHSÚ Ó THAOBH CUMHACHTA, FUINNIMH NÓ COMHBHABHTÁLACHA LUAIS CUMHACHTA I GCÁSANNA CUR I BHFEIDHM ÉAGSÚLA. IS IAD SEO A LEANAS NA CUSPÓIRÍ SONRACHA A FHOIRMÍMID: 1) TOIPEOLAÍOCHTAÍ CUÍ LE HAGHAIDH BLOIC BHUNÚSACHA LOIGHCIÚLA A FHORBAIRT, A ANAILÍSIÚ, A BHAILÍOCHTÚ AGUS A MHEAS; 2) AILTIREACHTAÍ LOIGHCE IOMCHUÍ A FHORBAIRT, A ANAILÍSIÚ, A BHAILÍOCHTÚ AGUS A MHEAS; 3) TEICNÍCÍ DEARTHA A CHUR I BHFEIDHM LE HAGHAIDH ÍSEALCHUMHACHTA; 4) PARAIDÍMÍ RÍOMHAIREACHTA MALARTACHA A INIÚCHADH GO LOIGHIC CMOS; 5) A CHOIMEÁD AR BUN LEABHARLANN DE MHÚNLAÍ FEISTÍ GÉAR-SLOPE COTHROM LE DÁTA LEIS AN DUL CHUN CINN AGUS TOGRAÍ ATÁ AR SIÚL. (Irish)
17 August 2022
0 references
RŮZNÉ APLIKACE S VELKÝM SOCIÁLNÍM A EKONOMICKÝM DOPADEM (IOT, NOSITELNÁ ZAŘÍZENÍ, IMPLANTABILNÍ ZAŘÍZENÍ, WSN) VYŽADUJÍ OBVODY S VELMI NÍZKOU SPOTŘEBOU ENERGIE A EFEKTIVNÍ Z HLEDISKA ENERGIE. V TÉTO SOUVISLOSTI MÁ TRANZISTOR PŮSOBÍCÍ NA POLI ZÁVAŽNÁ OMEZENÍ SPOJENÁ S JEHO SS, KTERÁ NELZE SNÍŽIT POD 60MV/DEC, COŽ MU BRÁNÍ SNÍŽIT JEHO POLARIZAČNÍ NAPĚTÍ, ANIŽ BY VÝRAZNĚ ZHORŠOVAL JEHO VÝKON Z HLEDISKA RYCHLOSTI NEBO NADMĚRNĚ ZVÝŠIL SVODOVÝ PROUD. V SOUČASNÉ DOBĚ JE DŮLEŽITÉ ÚSILÍ VĚNOVÁNO VÝVOJI „STEEP SVAHU“ ZAŘÍZENÍ, KTERÁ NEVYKAZUJÍ TOTO OMEZENÍ. TENTO PROJEKT SE ZABÝVÁ NÁVRHEM OBVODŮ A ARCHITEKTUR REALIZOVANÝCH S TĚMITO TRANZISTORY S CÍLEM PŘISPĚT K VÝVOJI TAKOVÝCH APLIKACÍ. WORK DEVELOPED IN NACLUDE (TEC2013–40670-P) s tunelováním TRANSISTORS (TFETs) je vystavěn na další STEEP SLOPE DEVICES, INCLUDING NEGATIVE kapacitní TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS, které jsou určeny pro exhibitní PHASE TRANSITIONS (HYPERFET, PC-FET) NEBO „SUPER STEEP SLOPE“ VÝROBKY, které kombinují PHYZICKÉ PHENOMENA s TFETy (PC-TFET, NC-TFET) pro zlepšení jejich PERFORMANCE. více EFFICIENT V TERMS POWER CONSUMPTION and ENERGY THAN MOS A FinFET TRANSISTORS, Jednoduchá zpráva o konvenčních TRANSISTORs by STEEP SLOPE DEVICES NÁŽITÍ MAXIMUM BENEFIT ITS použití. JE NUTNÉ PŘIZPŮSOBIT TOPOLOGIE A/NEBO ARCHITEKTURY CHARAKTERISTICKÝM RYSŮM KAŽDÉHO ZAŘÍZENÍ. OBECNÝM CÍLEM TOHOTO PROJEKTU JE VÝVOJ LOGICKÝCH ARCHITEKTUR A OBVODŮ SE STRMÝMI SVAHOVÝMI ZAŘÍZENÍMI S CÍLEM OPTIMALIZOVAT JEJICH VÝKON Z HLEDISKA VÝKONU, ENERGIE NEBO VÝKONOVÉ RYCHLOSTI V RŮZNÝCH APLIKAČNÍCH SCÉNÁŘÍCH. KONKRÉTNÍ CÍLE, KTERÉ FORMULUJEME, JSOU: 1) ROZVÍJET, ANALYZOVAT, VALIDOVAT A VYHODNOCOVAT VHODNÉ TOPOLOGIE PRO ZÁKLADNÍ LOGICKÉ BLOKY; 2) VYVÍJET, ANALYZOVAT, VALIDOVAT A VYHODNOCOVAT VHODNÉ LOGICKÉ ARCHITEKTURY; 3) POUŽÍT KONSTRUKČNÍ TECHNIKY PRO NÍZKÝ VÝKON; 4) PROZKOUMAT ALTERNATIVNÍ VÝPOČETNÍ PARADIGMA K LOGICE CMOS; 5) UDRŽOVAT KNIHOVNU MODELŮ STRMÝCH SVAHŮ ZAŘÍZENÍ AKTUALIZOVANÁ S POKROKY A NÁVRHY, KTERÉ SE ODEHRÁVAJÍ. (Czech)
17 August 2022
0 references
DIFERENTES APLICAÇÕES COM GRANDE IMPACTO SOCIAL E ECONÔMICO (IOT, WEARABLES, DISPOSITIVOS IMPLANTÁVEIS, WSNS) EXIGEM CIRCUITOS COM CONSUMO DE ENERGIA MUITO BAIXO E EFICIENTE EM TERMOS DE ENERGIA. NESSE CONTEXTO, O TRANSISTOR DE EFEITO DE CAMPO TEM GRAVES LIMITAÇÕES ASSOCIADAS AO SEU SS, QUE NÃO PODEM SER REDUZIDOS ABAIXO DE 60MV/DEZ, O QUE O IMPEDE DE REDUZIR SUA TENSÃO DE POLARIZAÇÃO, SEM DEGRADAR SIGNIFICATIVAMENTE SEU DESEMPENHO EM TERMOS DE VELOCIDADE OU AUMENTAR EXCESSIVAMENTE SUA CORRENTE DE VAZAMENTO. ATUALMENTE, ESFORÇOS IMPORTANTES SÃO DEDICADOS AO DESENVOLVIMENTO DE DISPOSITIVOS «STEEP SLOPE» QUE NÃO EXIBEM ESSA LIMITAÇÃO. ESTE PROJETO ABORDA A CONCEÇÃO DE CIRCUITOS E ARQUITETURAS IMPLEMENTADOS COM ESTES TRANSISTORES, A FIM DE CONTRIBUIR PARA O DESENVOLVIMENTO DE TAIS APLICAÇÕES. O TRABALHO DESENVOLVIdo EM NACLUDE (TEC2013-40670-P) COM TRANSISTORES DE TRANSISTORES DE TRANSISTROS DE TRANSIÇÃO NEGATIVE (NCFET, FeFET), TRANSSISTORES INCORPORATANTES MATERIAIS QUE EXCLUSÃO TRANSIÇÕES DE FASE (HYPERFET, PC-FET) OU «SUPER STEEP SLOPE» DEVICES QUE COMBINAR A FENNOMENA FÍSICO COM TFET (PC-TFET, NC-TFET) PARA IMPROVAR A SUA PERFORMANÇA._x000D_ Quais são CONSEGUNSOS NA COMUNIDADE CIENTÍFICO SOBRE O POTENTIAL destes DEVIÇOS PARA IMPLEMENTOS MAIS EFICIENTE EM TERMOS DE CONSUMO DO PODER E ENERGIA QUE MOS E TRANSISTORES FinFET, O RELATÓRIO SIMPLÁRIO DOS TRANSISTORES CONVENCIONAIS POR DEVIÇOS DE SLOPE NÃO DEVIDAMENTE PARA O BENEFITO MÁXIMO DO SEU USO. É NECESSÁRIO ADAPTAR AS TOPOLOGIAS E/OU ARQUITETURAS ÀS CARACTERÍSTICAS DISTINTIVAS DE CADA DISPOSITIVO. O OBJETIVO GERAL DESTE PROJETO É O DESENVOLVIMENTO DE ARQUITETURAS LÓGICAS E CIRCUITOS COM DISPOSITIVOS DE INCLINAÇÃO ACENTUADA PARA OTIMIZAR O SEU DESEMPENHO EM TERMOS DE POTÊNCIA, ENERGIA OU POTÊNCIA-VELOCIDADE TRADE-OFFS EM DIFERENTES CENÁRIOS DE APLICAÇÃO. OS OBJETIVOS ESPECÍFICOS QUE FORMULAMOS SÃO: 1) DESENVOLVER, ANALISAR, VALIDAR E AVALIAR TOPOLOGIAS APROPRIADAS PARA BLOCOS LÓGICOS BÁSICOS; 2) DESENVOLVER, ANALISAR, VALIDAR E AVALIAR ARQUITETURAS LÓGICAS ADEQUADAS; 3) PARA APLICAR TÉCNICAS DE PROJETO PARA A BAIXA POTÊNCIA; 4) EXPLORAR PARADIGMAS DE COMPUTAÇÃO ALTERNATIVOS À LÓGICA CMOS; 5) MANTER UMA BIBLIOTECA DE MODELOS DE DISPOSITIVOS DE INCLINAÇÃO ÍNGREMES ATUALIZADOS COM OS AVANÇOS E PROPOSTAS QUE ESTÃO OCORRENDO. (Portuguese)
17 August 2022
0 references
ERINEVAD SUURE SOTSIAALSE JA MAJANDUSLIKU MÕJUGA RAKENDUSED (IOT, KANTAVAD SEADMED, IMPLANTEERITAVAD SEADMED, WSN-ID) NÕUDLUSAHELAD, MILLEL ON VÄGA VÄIKE ENERGIATARBIMINE JA MIS ON ENERGIA SEISUKOHAST TÕHUSAD. SELLES KONTEKSTIS ON VÄLITRANSISTORIL OMA SSIGA SEOTUD RANGED PIIRANGUD, MIDA EI SAA VÄHENDADA ALLA 60 MV/DEC, MIS TAKISTAB SEDA POLARISATSIOONIPINGET VÄHENDAMAST, VÄHENDAMATA OLULISELT KIIRUST VÕI ÜLEMÄÄRA SUURENDAMATA LEKKEVOOLU. PRAEGU TEHAKSE OLULISI JÕUPINGUTUSI SELLISTE SEADMETE VÄLJATÖÖTAMISEKS, MILLE PUHUL SELLIST PIIRANGUT EI ESINE. KÄESOLEVAS PROJEKTIS KÄSITLETAKSE SELLISTE TRANSISTORITEGA RAKENDATAVATE VOOLUAHELATE JA ARHITEKTUURIDE KAVANDAMIST, ET AIDATA KAASA SELLISTE RAKENDUSTE VÄLJATÖÖTAMISELE. WORK DEVELOPED IN NACLUDE (TEC2013–40670-P) WITH tunnelite TRANSISTORID (TFET) on VÄLJA MUUD STEEP SLOPE DEVICES, INCLUDING NEGATIVE mahtuvus TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALSID, et on olemas EXHIBIT PHASE TRANSITIONS (HYPERFET, PC-FET) VÕI „SUPER STEEP SLOPE“ NÕUSTUB, et ON SEISUKOHALINE PHENOMENA VÕI TFETid (PC-TFET, NC-TFET) IIR PERFORMANCE’i rakendamiseks._x000D_ ALTHOUG, kes on nõus SCIENTIFICÜÜHENDUSEGA SCIENTIFIKATSIOONI SCIENTIFICI KOMMUNIKATSIOONI SCIENTIFIKATSIOONI KOHUSTUSED, mis on seotud nende arengute POtentialiga IMPLEMENTIMISEMISELE CIRKUITSIOONID KONVENTSIOONID KONVENTSIOONID KONVENTSIOONID VALITSUSTE SLOPE DEVITSIOONID KASUTAMISE KASUTAMISE KONVENTSIOONIDE VALITSUSTE KASUTATAVAD KASUTAMISE KASUTAMISE KASUTAMISE KASUTAMISE KASUTATAVAD KASUTAMISE KASUTAMISE KASUTAMISE KASUTAMISE KASUTAMISE KASUTAMINE. TOPOLOOGIAID JA/VÕI ARHITEKTUURE ON VAJA KOHANDADA IGA SEADME ERIOMADUSTEGA. PROJEKTI ÜLDEESMÄRK ON ARENDADA VÄLJA LOOGILISED ARHITEKTUURID JA VOOLURINGID, MILLEL ON JÄRSUD KALLESEADMED, ET OPTIMEERIDA NENDE JÕUDLUST VÕIMSUSE, ENERGIA VÕI VÕIMSUSE KIIRUSE KOMPROMISSIDE OSAS ERINEVATES RAKENDUSSTSENAARIUMIDES. KONKREETSED EESMÄRGID, MIDA ME SÕNASTAME, ON JÄRGMISED: 1) ARENDADA, ANALÜÜSIDA, VALIDEERIDA JA HINNATA PÕHILISTE LOOGILISTE PLOKKIDE ASJAKOHASEID TOPOLOOGIAID; 2) ARENDADA, ANALÜÜSIDA, VALIDEERIDA JA HINNATA ASJAKOHASEID LOOGIKAARHITEKTUURE; 3) RAKENDADA VÄIKESE VÕIMSUSEGA PROJEKTEERIMISMEETODEID; 4) UURIDA ÜHISE TURUKORRALDUSE SÜSTEEMI LOOGIKALE ALTERNATIIVSEID ANDMETÖÖTLUSPARADIGMASID; 5) HOIDA RAAMATUKOGU MUDELEID JÄRSK KALLE SEADMETE AJAKOHASTATUD EDUSAMME JA ETTEPANEKUID, MIS TOIMUVAD. (Estonian)
17 August 2022
0 references
A NAGY TÁRSADALMI ÉS GAZDASÁGI HATÁSSAL JÁRÓ KÜLÖNBÖZŐ ALKALMAZÁSOK (IOT, HORDHATÓ ESZKÖZÖK, BEÜLTETHETŐ ESZKÖZÖK, WSN-K) NAGYON ALACSONY ENERGIAFOGYASZTÁSÚ ÉS HATÉKONY ENERGIAIGÉNYŰ ÁRAMKÖRÖKET IGÉNYELNEK. EBBEN AZ ÖSSZEFÜGGÉSBEN A TEREPI TRANZISZTORNAK KOMOLY KORLÁTAI VANNAK AZ SS-HEZ KAPCSOLÓDÓAN, AMELYEKET NEM LEHET 60MV/DEC ALÁ CSÖKKENTENI, AMI MEGAKADÁLYOZZA POLARIZÁCIÓS FESZÜLTSÉGÉNEK CSÖKKENTÉSÉT ANÉLKÜL, HOGY JELENTŐSEN CSÖKKENTENÉ TELJESÍTMÉNYÉT A SEBESSÉG TEKINTETÉBEN, VAGY TÚLZOTTAN MEGNÖVELNÉ A SZIVÁRGÁSI ÁRAMOT. JELENLEG FONTOS ERŐFESZÍTÉSEKET TESZNEK A „STEEP LEJTŐ” ESZKÖZÖK FEJLESZTÉSÉRE, AMELYEK NEM MUTATJÁK EZT A KORLÁTOZÁST. EZ A PROJEKT A TRANZISZTOROKKAL MEGVALÓSÍTOTT ÁRAMKÖRÖK ÉS ARCHITEKTÚRÁK TERVEZÉSÉVEL FOGLALKOZIK, HOGY HOZZÁJÁRULJON AZ ILYEN ALKALMAZÁSOK FEJLESZTÉSÉHEZ. A NACLUDE-ben (TEC2013–40670-P) az alagútépítési TRANSISTORS (TFET) során használt MŰKÖDÉSEK más STEEP SLOPE DEVICES, INCLUDING NEGATIVE kapacitást TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS EHAT EXHIBIT PHASE TRANSITIONS (HYPERFET, PC-FET) VAGY „SUPER STEEP SLOPE” DEVICES Ezeket a PHYSICAL PHENOMENA-t (PC-TFET, NC-TFET) a PERFORMANCE-nak._x000D_ ALTHOUGE-nek a SCIENTIFIC COMMUNITY A VÉGREHAJTÁSRA VONATKOZÓ TUDOMÁNYÁBAN a POWER CONSUMPTION ÉS ENERGIA EZ ÉS FinFET TRANSISTORS TERMÉKEK KÖVETKEZTETÉSÉNEK KÖVETKEZTETÉSE, A KIZÁRÓSÁGI TÁMOGATÓ TÁJÉKOZTATÁS EGYÜTTES KÖVETKEZTETÉSEK A STEEP SLOPE DEVICESEK NEM VONATKOZÓ MEGÁLLAPODÁSA A MAXIMUM BENEFIT az ITS USE. A TOPOLÓGIÁKAT ÉS/VAGY ARCHITEKTÚRÁKAT AZ EGYES ESZKÖZÖK MEGKÜLÖNBÖZTETŐ JELLEMZŐIHEZ KELL IGAZÍTANI. A PROJEKT ÁLTALÁNOS CÉLJA A LOGIKAI ARCHITEKTÚRÁK ÉS ÁRAMKÖRÖK FEJLESZTÉSE MEREDEK LEJTŐS ESZKÖZÖKKEL, HOGY OPTIMALIZÁLJÁK TELJESÍTMÉNYÜKET A TELJESÍTMÉNYÜK TEKINTETÉBEN A KÜLÖNBÖZŐ ALKALMAZÁSI FORGATÓKÖNYVEKBEN. AZ ÁLTALUNK MEGFOGALMAZOTT KONKRÉT CÉLKITŰZÉSEK A KÖVETKEZŐK: 1) AZ ALAPVETŐ LOGIKAI BLOKKOK MEGFELELŐ TOPOLÓGIÁINAK KIDOLGOZÁSA, ELEMZÉSE, VALIDÁLÁSA ÉS ÉRTÉKELÉSE; 2) A MEGFELELŐ LOGIKAI ARCHITEKTÚRÁK KIDOLGOZÁSA, ELEMZÉSE, VALIDÁLÁSA ÉS ÉRTÉKELÉSE; 3) AZ ALACSONY TELJESÍTMÉNYŰ TERVEZÉSI TECHNIKÁK ALKALMAZÁSA; 4) A CMOS LOGIKA ALTERNATÍV SZÁMÍTÁSI PARADIGMÁINAK FELTÁRÁSA; 5) FENNTARTANI A KÖNYVTÁR MODELLEK MEREDEK LEJTŐS ESZKÖZÖK FRISSÍTVE AZ ELŐRELÉPÉSEK ÉS JAVASLATOK ZAJLANAK. (Hungarian)
17 August 2022
0 references
РАЗЛИЧНИ ПРИЛОЖЕНИЯ С ГОЛЯМО СОЦИАЛНО И ИКОНОМИЧЕСКО ВЪЗДЕЙСТВИЕ (IOT, НОСИМИ, ИМПЛАНТИРУЕМИ УСТРОЙСТВА, WSNS) ИЗИСКВАТ ВЕРИГИ С МНОГО НИСКА КОНСУМАЦИЯ НА ЕНЕРГИЯ И ЕФЕКТИВНИ ПО ОТНОШЕНИЕ НА ЕНЕРГИЯТА. В ТОЗИ КОНТЕКСТ, ПОЛЕВИЯТ ЕФЕКТ ТРАНЗИСТОР ИМА СЕРИОЗНИ ОГРАНИЧЕНИЯ, СВЪРЗАНИ С НЕГОВАТА SS, КОИТО НЕ МОГАТ ДА БЪДАТ НАМАЛЕНИ ПОД 60MV/DEC, КОЕТО МУ ПРЕЧИ ДА НАМАЛИ СВОЕТО ПОЛЯРИЗАЦИЯ НАПРЕЖЕНИЕ, БЕЗ ЗНАЧИТЕЛНО ВЛОШАВАНЕ НА ПРОИЗВОДИТЕЛНОСТТА МУ ПО ОТНОШЕНИЕ НА СКОРОСТТА ИЛИ ПРЕКОМЕРНО УВЕЛИЧАВАНЕ НА ТОКА СИ ТЕЧОВЕ. ПОНАСТОЯЩЕМ ВАЖНИ УСИЛИЯ СА ПОСВЕТЕНИ НА РАЗРАБОТВАНЕТО НА УСТРОЙСТВА ЗА „СТРЪМЕН НАКЛОН“, КОИТО НЕ ПРОЯВЯВАТ ТОВА ОГРАНИЧЕНИЕ. ТОЗИ ПРОЕКТ Е НАСОЧЕН КЪМ ПРОЕКТИРАНЕТО НА СХЕМИ И АРХИТЕКТУРИ, ИЗПЪЛНЯВАНИ С ТЕЗИ ТРАНЗИСТОРИ, ЗА ДА СЕ ДОПРИНЕСЕ ЗА РАЗРАБОТВАНЕТО НА ТАКИВА ПРИЛОЖЕНИЯ. WORK DEVELOPED IN NACLUDE (TEC2013—40670-P) С тунелни ТРАНЗИСТОРИ (TFETs) ИЗПЪЛНИТЕЛНО СЪОБЩЕНИЕ НА ДРУГИ СРЕДСТВА, ВКЛЮЧЕНИ Негативиращи ТРАНЗИСТОРИ (NCFET, FeFET), ТРАНЗИСТОРИ ИНКОРПОРТОРИ МАТЕРИАЛНИ ТРАНЗИЦИИ (HYPERFET, PC-FET) ИЛИ „SUPER STEEP SLOPE“ ОБЯВЛЯВА, че СЪОБЩЕНИЕТО НА ФИСЦИАЛНА ФЕНОМЕНА С ПФЕТ (PC-TFET, NC-TFET) за да се подобри техният PERFORMANCE._x000D_ ALTHOUGH там е КОНСЕСУЗИ В НАСТИФИЧНА ОБЩНОСТ ЗА ВЪЗДЕЙСТВИЕТО НА ВЪЗДЕЙСТВИЕТО НА ВЪЗДЕЙСТВИЕТО НА ВЪЗДЕЙСТВИЕТО CIRCUITS още по-ефикасни в утежнението на POWER CONSUMPTION И ENERGY THAN MOS и FinFET TRANSISTORS, СМЯМА ПОТВЪРЖДАВАНЕТО НА КОНСЕНЦИОНАЛНИ ТРАНЗИСТОРИ от STEEP SLOPE DEVICES не само за да обхождат MAXIMUM BENEFIT OF ITS USE. НЕОБХОДИМО Е ТОПОЛОГИИТЕ И/ИЛИ АРХИТЕКТУРИТЕ ДА СЕ АДАПТИРАТ КЪМ ОТЛИЧИТЕЛНИТЕ ХАРАКТЕРИСТИКИ НА ВСЯКО ИЗДЕЛИЕ. ОБЩАТА ЦЕЛ НА ТОЗИ ПРОЕКТ Е РАЗРАБОТВАНЕТО НА ЛОГИЧЕСКИ АРХИТЕКТУРИ И ВЕРИГИ С УСТРОЙСТВА СЪС СТРЪМЕН НАКЛОН, ЗА ДА СЕ ОПТИМИЗИРА ТЯХНАТА ПРОИЗВОДИТЕЛНОСТ ПО ОТНОШЕНИЕ НА КОМПРОМИСИ МОЩНОСТ, ЕНЕРГИЯ ИЛИ МОЩНОСТ-СКОРОСТ ПРИ РАЗЛИЧНИ СЦЕНАРИИ НА ПРИЛОЖЕНИЕ. КОНКРЕТНИТЕ ЦЕЛИ, КОИТО ФОРМУЛИРАМЕ, СА: 1) ЗА РАЗРАБОТВАНЕ, АНАЛИЗИРАНЕ, ВАЛИДИРАНЕ И ОЦЕНКА НА ПОДХОДЯЩИ ТОПОЛОГИИ ЗА ОСНОВНИ ЛОГИЧЕСКИ БЛОКОВЕ; 2) ДА РАЗРАБОТВА, АНАЛИЗИРА, ВАЛИДИРА И ОЦЕНЯВА ПОДХОДЯЩИ ЛОГИЧЕСКИ АРХИТЕКТУРИ; 3) ДА СЕ ПРИЛАГАТ ТЕХНИКИ ЗА ПРОЕКТИРАНЕ НА НИСКА МОЩНОСТ; 4) ДА ПРОУЧИ АЛТЕРНАТИВНИ ИЗЧИСЛИТЕЛНИ ПАРАДИГМИ НА CMOS ЛОГИКАТА; 5) ЗА ПОДДЪРЖАНЕ НА БИБЛИОТЕКА ОТ МОДЕЛИ НА СТРЪМНИ УСТРОЙСТВА, АКТУАЛИЗИРАНИ С НАПРЕДЪКА И ПРЕДЛОЖЕНИЯТА, КОИТО СЕ ПРОВЕЖДАТ. (Bulgarian)
17 August 2022
0 references
ĮVAIRIOS PROGRAMOS, TURINČIOS DIDELĮ SOCIALINĮ IR EKONOMINĮ POVEIKĮ (IOT, NEŠIOJAMIEJI PRIETAISAI, IMPLANTUOJAMIEJI PRIETAISAI, WSN) PAKLAUSOS GRANDINES, KURIŲ ENERGIJOS SUVARTOJIMAS YRA LABAI MAŽAS IR EFEKTYVUS. ATSIŽVELGIANT Į TAI, LAUKO TRANZISTORIUS TURI DIDELIŲ APRIBOJIMŲ, SUSIJUSIŲ SU SS, KURIŲ NEGALIMA SUMAŽINTI ŽEMIAU 60MV/DEC, TODĖL JIS NEGALI SUMAŽINTI POLIARIZACIJOS ĮTAMPOS, ŽYMIAI NESUMAŽINDAMAS SAVO VEIKIMO GREIČIO IR PERNELYG PADIDINDAMAS NUOTĖKIO SROVĘ. ŠIUO METU SVARBIOS PASTANGOS YRA SKIRTOS „STEEP ŠLAITO“ ĮRENGINIŲ, KURIE NERODO ŠIO APRIBOJIMO, KŪRIMUI. ŠIS PROJEKTAS SKIRTAS SU ŠIAIS TRANZISTORIAIS DIEGIAMŲ GRANDINIŲ IR ARCHITEKTŪROS PROJEKTAVIMUI, SIEKIANT PRISIDĖTI PRIE TOKIŲ TAIKOMŲJŲ PROGRAMŲ KŪRIMO. NACLUDE (TEC2013–40670-P) SU tuneliavimo TRANSISTORiais (TFET) DARBO PATVIRTINIMO PATVIRTINIMO VALDYMAI IŠ VISO SLOPEJŲ DEVICIJOS, NEGATIVIMO TRANSISTORIŲ (NCFET, FeFET), TURZITŲ ĮSKAIČIAVIMO MATERIALIAI, KAD IŠSKAIČIAI PAGRINDINIAI PAGRINDINIAI VAIZDŽIAI (HIPPERFET, PC-FET) ARBA „SUPER STEEP SLOPE“ PRIEŽIŪRA, KURI BŪTI BENDRIEJI PHENOMENĄ su TFET (PC-TFET, NC-TFET) ĮSIPAREIGOJIMO PERFORMACIJA._x000D_ ALTHOUGH, JŪRĖJAI SU SCIENTIFINIŲ KOMUNIKATŲ ĮGYVENDINIMO CIRCUICIJŲ POTENCIJOJE daugiau ĮSIPAREIGOJAMA VEIKLOS KONSUJUNGIMO IR ENERGIJOS TINKLŲ ŽUVININKYSTĖJE, KONVENCIENTŲ PATVIRTINIMO PATVIRTINIMO PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪROS PRIEŽIŪRA. TOPOLOGIJAS IR (ARBA) ARCHITEKTŪRĄ BŪTINA PRITAIKYTI PRIE KIEKVIENO PRIETAISO SKIRIAMŲJŲ SAVYBIŲ. BENDRAS ŠIO PROJEKTO TIKSLAS – SUKURTI LOGINĘ ARCHITEKTŪRĄ IR GRANDINES SU STAČIAIS NUOLYDŽIAIS, SIEKIANT OPTIMIZUOTI JŲ VEIKIMĄ GALIOS, ENERGIJOS AR GALIOS GREIČIO KOMPROMISŲ POŽIŪRIU PAGAL SKIRTINGUS TAIKYMO SCENARIJUS. KONKRETŪS MŪSŲ SUFORMULUOTI TIKSLAI YRA ŠIE: 1) KURTI, ANALIZUOTI, PATVIRTINTI IR ĮVERTINTI ATITINKAMAS PAGRINDINIŲ LOGINIŲ BLOKŲ TOPOLOGIJAS; 2) KURTI, ANALIZUOTI, TVIRTINTI IR VERTINTI TINKAMAS LOGINES STRUKTŪRAS; 3) TAIKYTI PROJEKTAVIMO METODUS MAŽOS GALIOS; 4) IŠTIRTI ALTERNATYVIAS SKAIČIAVIMO PARADIGMAS CMOS LOGIKAI; 5) PALAIKYTI STATAUS NUOLYDŽIO ĮRENGINIŲ MODELIŲ BIBLIOTEKĄ, ATNAUJINAMĄ ATSIŽVELGIANT Į VYKSTANČIUS PASIEKIMUS IR PASIŪLYMUS. (Lithuanian)
17 August 2022
0 references
RAZLIČITE PRIMJENE S VELIKIM DRUŠTVENIM I EKONOMSKIM UTJECAJEM (IOT, NOSIVI UREĐAJI, UREĐAJI ZA UGRADNJU, WSN-OVI) ZAHTIJEVAJU KRUGOVE S VRLO NISKOM POTROŠNJOM ENERGIJE I UČINKOVITOM U SMISLU ENERGIJE. U TOM KONTEKSTU TRANZISTOR S UČINKOM NA POLJE IMA OZBILJNA OGRANIČENJA POVEZANA SA SVOJIM SS-OM, KOJI SE NE MOGU SMANJITI ISPOD 60MV/DEC, ŠTO GA SPRJEČAVA DA SMANJI SVOJ POLARIZACIJSKI NAPON, A DA SE PRITOM ZNATNO NE OSLABI NJEGOVA UČINKOVITOST U SMISLU BRZINE ILI PRETJERANO POVEĆA STRUJA CURENJA. TRENUTNO SU VAŽNI NAPORI POSVEĆENI RAZVOJU UREĐAJA „KOKOSA” KOJI NE POKAZUJU OVO OGRANIČENJE. OVAJ PROJEKT BAVI SE PROJEKTIRANJEM SKLOPOVA I ARHITEKTURA PROVEDENIH S TIM TRANZISTORA KAKO BI SE DOPRINIJELO RAZVOJU TAKVIH APLIKACIJA. WORK DEVELOPED U NACLUDE (TEC2013 – 40670-P) S tunelima TRANSISTORS (TFETs) IZVJEŠĆA o drugim STEEP SLOPE DEVICES, UKLJUČUJUĆI NEGATIVNI kapacitet TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIJALI THH EXHIBIT FHASE TRANSITIONS (HYPERFET, PC-FET) ILI „SUPER STEEP SLOPE” JE ZAJEDNIČKI PHYSICAL PHENOMENA S TFET-om (PC-TFET, NC-TFET) kako bi se uvjerili u PERFORMANCE. VIŠE UČINKU UČINKU RAZMJEŠTAJA I ENERGIJE O MOS-u i FinFET TRANSISTORima, SIMPLE REPLACEMENT CONVENTIONAL TRANSISTORS BY STEEP SLOPE DEVICES ne ALLOW JE OBTAIN NA MAKSIMOM BENEFITU ITS USE-u. POTREBNO JE PRILAGODITI TOPOLOGIJE I/ILI ARHITEKTURE PREPOZNATLJIVIM KARAKTERISTIKAMA SVAKOG UREĐAJA. OPĆI CILJ OVOG PROJEKTA JE RAZVOJ LOGIČKIH ARHITEKTURA I SKLOPOVA S STRMIM PADINAMA KAKO BI SE OPTIMIZIRALA NJIHOVA UČINKOVITOST U SMISLU SNAGE, ENERGIJE ILI PRIJENOSA SNAGE I BRZINE U RAZLIČITIM SCENARIJIMA PRIMJENE. POSEBNI CILJEVI KOJE FORMULIRAMO SU SLJEDEĆI: 1) RAZVITI, ANALIZIRATI, POTVRDITI I OCIJENITI ODGOVARAJUĆE TOPOLOGIJE ZA OSNOVNE LOGIČKE BLOKOVE; 2) RAZVITI, ANALIZIRATI, POTVRDITI I OCIJENITI ODGOVARAJUĆE LOGIČKE ARHITEKTURE; 3) PRIMIJENITI TEHNIKE PROJEKTIRANJA ZA NISKU SNAGU; 4) ISTRAŽITI ALTERNATIVNE RAČUNALNE PARADIGME CMOS LOGIKE; 5) ODRŽAVATI BIBLIOTEKU MODELA STRMIH NAGIBA UREĐAJA AŽURIRANIH S NAPRETKOM I PRIJEDLOZIMA KOJI SE ODVIJAJU. (Croatian)
17 August 2022
0 references
OLIKA TILLÄMPNINGAR MED STOR SOCIAL OCH EKONOMISK INVERKAN (IOT, BÄRBARA PRODUKTER, IMPLANTERBARA ENHETER, WSNS) EFTERFRÅGEKRETSAR MED MYCKET LÅG ENERGIFÖRBRUKNING OCH EFFEKTIV NÄR DET GÄLLER ENERGI. I DETTA SAMMANHANG HAR FÄLTEFFEKTEN TRANSISTOR ALLVARLIGA BEGRÄNSNINGAR FÖRKNIPPADE MED DESS SS, SOM INTE KAN MINSKAS UNDER 60MV/DEC, VILKET HINDRAR DEN FRÅN ATT MINSKA SIN POLARISATIONSSPÄNNING, UTAN ATT AVSEVÄRT FÖRSÄMRA DESS PRESTANDA NÄR DET GÄLLER HASTIGHET ELLER ALLTFÖR ÖKA DESS LÄCKAGESTRÖM. FÖR NÄRVARANDE ÄGNAS VIKTIGA ANSTRÄNGNINGAR ÅT UTVECKLINGEN AV ANORDNINGAR FÖR ”STATIVLUTNING” SOM INTE UPPVISAR DENNA BEGRÄNSNING. DETTA PROJEKT BEHANDLAR UTFORMNINGEN AV KRETSAR OCH ARKITEKTURER SOM IMPLEMENTERAS MED DESSA TRANSISTORER FÖR ATT BIDRA TILL UTVECKLINGEN AV SÅDANA TILLÄMPNINGAR. Det WORK DEVELOPED I NACLUDE (TEC2013–40670-P) med tunneltrafikanter (TFETs) utstrålas till andra STEEP SLOPE DEVICES, INKLUDING NEGATIVE kapacitans TRANSISTORER (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS THAT EXHIBIT PHASE TRANSITIONER (HYPERFET, PC-FET) eller ”SUPER STEEP SLOPE” DEVICES ATT COMBINE THESE PHYSICAL PHENOMENA MED TFET (PC-TFET, NC-TFET) för att IMPROVE THEIR PERFORMANCE. CIRCUITS MORE EFFICIENT I POWERCONSUMPTION OCH ENERGY TAN MOS OCH FinFET TRANSISTORER, den enkla REPLACEMENT OF CONVENTIONAL TRANSISTORS BY STEEP SLOPE DEVICES INTE ALLA ANVÄNDNING AV MAXIMUM BENEFIT AV ITS ANVÄNDNING. DET ÄR NÖDVÄNDIGT ATT ANPASSA TOPOLOGIERNA OCH/ELLER ARKITEKTURERNA TILL DE SÄRSKILDA EGENSKAPERNA HOS VARJE ENHET. DET ALLMÄNNA MÅLET FÖR DETTA PROJEKT ÄR ATT UTVECKLA LOGISKA ARKITEKTURER OCH KRETSAR MED BRANTA LUTNINGSANORDNINGAR FÖR ATT OPTIMERA DERAS PRESTANDA I FORM AV EL-, ENERGI- ELLER EFFEKT-VÄXLANDE KOMPROMISSER I OLIKA TILLÄMPNINGSSCENARIER. DE SPECIFIKA MÅL SOM VI FORMULERAR ÄR FÖLJANDE: 1) ATT UTVECKLA, ANALYSERA, VALIDERA OCH UTVÄRDERA LÄMPLIGA TOPOLOGIER FÖR GRUNDLÄGGANDE LOGISKA BLOCK. 2) ATT UTVECKLA, ANALYSERA, VALIDERA OCH UTVÄRDERA LÄMPLIGA LOGIKARKITEKTURER. 3) ATT TILLÄMPA KONSTRUKTIONSTEKNIKER FÖR LÅG EFFEKT; 4) ATT UNDERSÖKA ALTERNATIVA DATORPARADIGM TILL CMOS-LOGIKEN. 5) ATT UPPRÄTTHÅLLA ETT BIBLIOTEK AV MODELLER AV BRANTA SLUTTNINGAR ENHETER UPPDATERAS MED DE FRAMSTEG OCH FÖRSLAG SOM SKER. (Swedish)
17 August 2022
0 references
DIFERITE APLICAȚII CU UN IMPACT SOCIAL ȘI ECONOMIC MARE (IOT, PORTABILE, DISPOZITIVE IMPLANTABILE, WSN) NECESITĂ CIRCUITE CU CONSUM DE ENERGIE FOARTE SCĂZUT ȘI EFICIENTE ÎN CEEA CE PRIVEȘTE ENERGIA. ÎN ACEST CONTEXT, TRANZISTORUL CU EFECT DE CÂMP ARE LIMITĂRI SEVERE ASOCIATE CU SS-UL SĂU, CARE NU POATE FI REDUS SUB 60MV/DEC, CEEA CE ÎL ÎMPIEDICĂ SĂ ÎȘI REDUCĂ TENSIUNEA DE POLARIZARE, FĂRĂ A DEGRADA ÎN MOD SEMNIFICATIV PERFORMANȚA SA ÎN CEEA CE PRIVEȘTE VITEZA SAU FĂRĂ A-ȘI SPORI EXCESIV CURENTUL DE SCURGERE. ÎN PREZENT, EFORTURI IMPORTANTE SUNT DEDICATE DEZVOLTĂRII DISPOZITIVELOR DE „PANTĂ RAPIDĂ” CARE NU PREZINTĂ ACEASTĂ LIMITARE. ACEST PROIECT ABORDEAZĂ PROIECTAREA CIRCUITELOR ȘI ARHITECTURILOR IMPLEMENTATE CU ACESTE TRANZISTORI PENTRU A CONTRIBUI LA DEZVOLTAREA UNOR ASTFEL DE APLICAȚII. Întreprinderea DEVELOPTATĂ ÎN NACLUDE (TEC2013-40670-P) cu TRANSISTORI de tunelare (TFET) este extensibilă la alte produse de tip SLOPE SLOPE STEEP, INCLUDING NEGATIVE TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS THAT EXHIBIT PHASE TRANSITIONS (HYPERFET, PC-FET) SAU „SUPER STEEP SLOPE” SAU DISPOZIȚII CARE COMBINEA PHENOMENA PHYSICAL CU TFET (PC-TFET, NC-TFET) pentru a-i îmbunătăți perenitatea lor._x000D_ Deși există un consens în COMUNITATEA SCIENTIFICĂ cu privire la poziția acestor persoane de a implementa CIRCUITS mai mult decât atât în domeniile CONSUMULUI POWER și ENERGY THAN MOS ȘI FinFET TRANSISTORS, REPLICAREA SIMPILĂ a TRANSISTORILOR CONVENȚIONALE ALE SLOPE DE SLOPE STEEP nu se încadrează în BENEFITUL MAXIM al UTILIZATORILOR STEEP. ESTE NECESAR SĂ SE ADAPTEZE TOPOLOGIILE ȘI/SAU ARHITECTURILE LA CARACTERISTICILE DISTINCTIVE ALE FIECĂRUI DISPOZITIV. OBIECTIVUL GENERAL AL ACESTUI PROIECT ESTE DEZVOLTAREA DE ARHITECTURI LOGICE ȘI CIRCUITE CU DISPOZITIVE DE PANTĂ ABRUPTĂ PENTRU A OPTIMIZA PERFORMANȚA LOR ÎN CEEA CE PRIVEȘTE COMPROMISURILE DE PUTERE, ENERGIE SAU PUTERE-VITEZĂ ÎN DIFERITE SCENARII DE APLICARE. OBIECTIVELE SPECIFICE PE CARE LE FORMULĂM SUNT: 1) SĂ DEZVOLTE, SĂ ANALIZEZE, SĂ VALIDEZE ȘI SĂ EVALUEZE TOPOLOGIILE CORESPUNZĂTOARE PENTRU BLOCURI LOGICE DE BAZĂ; 2) SĂ DEZVOLTE, SĂ ANALIZEZE, SĂ VALIDEZE ȘI SĂ EVALUEZE ARHITECTURILE LOGICE ADECVATE; 3) SĂ APLICE TEHNICI DE PROIECTARE PENTRU PUTERE REDUSĂ; 4) SĂ EXPLOREZE PARADIGME DE CALCUL ALTERNATIVE LA LOGICA OCPS; 5) SĂ MENȚINĂ O BIBLIOTECĂ DE MODELE DE DISPOZITIVE ABRUPTE ACTUALIZATE CU AVANSURILE ȘI PROPUNERILE CARE AU LOC. (Romanian)
17 August 2022
0 references
RAZLIČNE APLIKACIJE Z VELIKIM DRUŽBENIM IN EKONOMSKIM UČINKOM (IOT, NOSLJIVI, VSADLJIVI PRIPOMOČKI, WSN) ZAHTEVAJO KROGE Z ZELO NIZKO PORABO ENERGIJE IN UČINKOVITIMI V SMISLU ENERGIJE. V TEM OKVIRU IMA TRANZISTOR Z UČINKOM NA TERENU HUDE OMEJITVE, POVEZANE S SVOJIM SS, KI JIH NI MOGOČE ZMANJŠATI POD 60MV/DEC, KAR MU PREPREČUJE ZMANJŠANJE POLARIZACIJSKE NAPETOSTI, NE DA BI ZNATNO POSLABŠALO SVOJO ZMOGLJIVOST V SMISLU HITROSTI ALI PRETIRANO POVEČALO UHAJANJE TOKA. TRENUTNO SO POMEMBNA PRIZADEVANJA NAMENJENA RAZVOJU NAPRAV „STRMEGA POBOČJA“, KI NE KAŽEJO TE OMEJITVE. TA PROJEKT OBRAVNAVA ZASNOVO TOKOKROGOV IN ARHITEKTUR, KI SE IZVAJAJO S TEMI TRANZISTORJI, DA BI PRISPEVALI K RAZVOJU TAKŠNIH APLIKACIJ. WORK DEVELOPED V NACLUDE (TEC2013–40670-P) S predorom TRANSISTORS (TFETs) JE PONOVNO POTRDITEV DRUGIH STEEP SLOPE DEVICES, VKLJUČNIH NEGATIVE kapacitivnosti (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS TO EXHIBIT PHASE TRANSITIONS (HYPERFET, PC-FET) ALI „SUPER STEEP SLOPE“ POGLAVJE, da se seznanijo s PHYSICALNO PHENOMENA S TFET-om (PC-TFET, NC-TFET) za IMPROVE THE THEIR PERFORMANCE. CIRCUTI VEČ UČINKOVNIH V TRGOVANJU POGODBENICE IN ENERGIJE TEGA MOS IN FinFET PRENSISTORjev, SIMPLE REPLACEMENT OF CONVENTIONAL TRANSISTORS BY STEEP SLOPE DEVICES NE POTRDITEV MAXIMUM BENEFIT ITS UPORABE. TOPOLOGIJE IN/ALI ARHITEKTURE JE TREBA PRILAGODITI POSEBNOSTIM VSAKE NAPRAVE. SPLOŠNI CILJ TEGA PROJEKTA JE RAZVOJ LOGIČNIH ARHITEKTUR IN TOKOKROGOV S STRMIMI NAGIBNIMI NAPRAVAMI ZA OPTIMIZACIJO NJIHOVE UČINKOVITOSTI V SMISLU MOČI, ENERGIJE ALI ELEKTRIČNE HITROSTI V RAZLIČNIH SCENARIJIH UPORABE. POSEBNI CILJI, KI JIH OBLIKUJEMO, SO: 1) RAZVITI, ANALIZIRATI, POTRDITI IN OCENITI USTREZNE TOPOLOGIJE ZA OSNOVNE LOGIČNE BLOKE; 2) RAZVITI, ANALIZIRATI, POTRDITI IN OCENITI USTREZNE LOGIČNE ARHITEKTURE; 3) ZA UPORABO KONSTRUKCIJSKIH TEHNIK ZA NIZKO MOČ; 4) RAZISKATI ALTERNATIVNE PARADIGME RAČUNALNIŠTVA V PRIMERJAVI Z LOGIKO SUTS; 5) OHRANITI KNJIŽNICO MODELOV STRMIH NAPRAV, POSODOBLJENIH Z NAPREDKOM IN PREDLOGI, KI SE ODVIJAJO. (Slovenian)
17 August 2022
0 references
RÓŻNE ZASTOSOWANIA O DUŻYM WPŁYWIE SPOŁECZNYM I EKONOMICZNYM (IOT, URZĄDZENIA ZUŻYWALNE, URZĄDZENIA DO IMPLANTACJI, WSN) OBWODY POPYTU O BARDZO NISKIM ZUŻYCIU ENERGII I EFEKTYWNOŚCI ENERGETYCZNEJ. W TYM KONTEKŚCIE TRANZYSTOR POLOWY MA POWAŻNE OGRANICZENIA ZWIĄZANE Z SS, KTÓRYCH NIE MOŻNA ZMNIEJSZYĆ PONIŻEJ 60MV/DEC, CO UNIEMOŻLIWIA MU ZMNIEJSZENIE NAPIĘCIA POLARYZACYJNEGO, BEZ ZNACZNEGO POGORSZENIA JEGO WYDAJNOŚCI POD WZGLĘDEM PRĘDKOŚCI LUB NADMIERNEGO ZWIĘKSZENIA PRĄDU WYCIEKU. OBECNIE ISTOTNE WYSIŁKI SĄ POŚWIĘCONE ROZWOJOWI URZĄDZEŃ „STEEP ZBOCZA”, KTÓRE NIE WYKAZUJĄ TEGO OGRANICZENIA. NINIEJSZY PROJEKT DOTYCZY PROJEKTOWANIA OBWODÓW I ARCHITEKTURY WDRAŻANYCH ZA POMOCĄ TYCH TRANZYSTORÓW W CELU PRZYCZYNIENIA SIĘ DO ROZWOJU TAKICH ZASTOSOWAŃ. WORK DEVELOPED IN NACLUDE (TEC2013-40670-P) Z TRANZYTORami tunelu (TFET) jest przedłużona do innych STEEP SLOPE DEVICES, INCLUDING NEGATIVE Capacitance TRANSISTORS (NCFET, FeFET), TRANSISTORS INCORPORATING MATERIALS THAT EXHIBIT PHASE TRANSITIONS (HYPERFET, PC-FET) LUB „SUPER STEEP SLOPE” UWZGLĘDNIAJĄC SIĘ Z PHENOMENA PHYSICAL (PC-TFET, NC-TFET) w celu ułatwienia jej utrzymania._x000D_ ALTHOUGH THE IS SSENSUS IN THE SCIENTIFICIC COMMUNITY O POTENTIAL OF THE DEVICES to IMPLEMENT ciRCUITS WIĘCEJ WSTRZYMUJĄCY SIĘ W Wariancie Konsumpcji I ENERGII THAN MOS AND FinFET TRANSISTORS, SIMPLE REPLACEMENT TRANSISTORS CONVENTIONAL BY STEEP SLOPE DEVICES DO WYŁĄCZENIA MAXIMUM BENEFIT ITS UŻYTKOWNIKA. KONIECZNE JEST DOSTOSOWANIE TOPOLOGII I/LUB ARCHITEKTURY DO CHARAKTERYSTYCZNYCH CECH KAŻDEGO URZĄDZENIA. OGÓLNYM CELEM TEGO PROJEKTU JEST OPRACOWANIE ARCHITEKTURY LOGICZNEJ I OBWODÓW ZE STROMYMI URZĄDZENIAMI NACHYLENIA W CELU OPTYMALIZACJI ICH WYDAJNOŚCI POD WZGLĘDEM MOCY, ENERGII LUB PRĘDKOŚCI ZASILANIA W RÓŻNYCH SCENARIUSZACH ZASTOSOWAŃ. KONKRETNE CELE, KTÓRE SFORMUŁOWALIŚMY, TO: 1) OPRACOWANIE, ANALIZA, WALIDACJA I OCENA ODPOWIEDNICH TOPOLOGII PODSTAWOWYCH BLOKÓW LOGICZNYCH; 2) OPRACOWANIE, ANALIZA, WALIDACJA I OCENA ODPOWIEDNICH ARCHITEKTUR LOGICZNYCH; 3) ZASTOSOWANIE TECHNIK PROJEKTOWANIA DLA NISKIEJ MOCY; 4) ZBADANIE ALTERNATYWNYCH PARADYGMATÓW OBLICZENIOWYCH DO LOGIKI CMOS; 5) UTRZYMANIE BIBLIOTEKI MODELI URZĄDZEŃ STROMYCH UAKTUALNIONYCH Z POSTĘPAMI I PROPOZYCJAMI, KTÓRE MAJĄ MIEJSCE. (Polish)
17 August 2022
0 references
Sevilla
0 references
20 December 2023
0 references
Identifiers
TEC2017-87052-P
0 references