No label defined (Q3141964)
Jump to navigation
Jump to search
Project Q3141964 in Spain
| Language | Label | Description | Also known as |
|---|---|---|---|
| English | No label defined |
Project Q3141964 in Spain |
Statements
109,868.0 Euro
0 references
219,736.0 Euro
0 references
50.0 percent
0 references
30 December 2016
0 references
31 December 2020
0 references
UNIVERSIDAD DE ZARAGOZA
0 references
50297
0 references
EL INCREMENTO DE LA CAPACIDAD DE INTEGRACION PERMITE QUE EL NUMERO DE PROCESADORES Y EL TAMAÑO DE LA MEMORIA ON-CHIP CONTINUE CRECIENDO. CADA VEZ HAY MAS RECURSOS, Y NO SOLO EN LOS SERVIDORES DE CALCULO, SINO TAMBIEN EN LOS SOCS PARA DISPOSITIVOS EMPOTRADOS Y PORTATILES. EXISTE ADEMAS UNA CLARA TENDENCIA HACIA LOS SISTEMAS HETEROGENEOS. UN IMPORTANTE RETO ACTUAL EN ARQUITECTURA DE COMPUTADORES ES APROVECHAR ESTA CRECIENTE CANTIDAD DE RECURSOS DE FORMA EFICIENTE, ATENDIENDO TANTO AL RENDIMIENTO COMO AL CONSUMO ENERGETICO. JUNTO CON EL FRENO DEL PARALELISMO DE INSTRUCCION DEL PROCESADOR, EL AUMENTO DEL PARALELISMO DE COMPONENTES REALZA CADA VEZ MAS EL PAPEL DE LAS REDES DE INTERCONEXION Y LA JERARQUIA DE MEMORIA, QUE DESEMPEÑAN PAPELES CADA VEZ MAS CRITICOS EN LA INGENIERIA DE TODO TIPO DE COMPUTADORES._x000D_ EL PRIMER RETO ES ANALIZAR LAS POSIBILIDADES DE DISEÑO, TANTO DE LA RED DE INTERCONEXION COMO DE LA JERARQUIA DE MEMORIA, PARA IDENTIFICAR SOLUCIONES QUE PERMITAN CONSTRUIR SISTEMAS EN CHIP MASIVAMENTE PARALELOS Y EFICIENTES. PARA ELLO SE ESTUDIARA LA ESCALABILIDAD DE DISTINTAS ALTERNATIVAS DE REDES EN CHIP Y SE DISEÑARAN SOLUCIONES QUE REDUZCAN SU CONSUMO. TAMBIEN SE PROPONDRAN MECANISMOS QUE PERMITAN MEJORAR EL RENDIMIENTO Y AHORRAR AREA Y ENERGIA EN LA JERARQUIA DE MEMORIA, TANTO EN MULTIPROCESADORES COMO EN SISTEMAS HETEROGENEOS. INEVITABLEMENTE, EL ESTUDIO DE COMPUTADORES QUE UTILIZAN MULTIPLES CHIPS NOS LLEVA A LAS REDES DE SISTEMA. EN ESTE DOMINIO SE PROPONDRAN NUEVAS TOPOLOGIAS DE BAJO DIAMETRO Y DISTANCIA MEDIA, PARA HPC Y DATA CENTERS, ASI COMO NUEVOS MECANISMOS DE EVITACION DE DEADLOCK Y OTROS ASPECTOS DE LA ARQUITECTURA INTERNA DE LOS ROUTERS QUE MEJOREN SU RENDIMIENTO Y CONSUMO._x000D_ EN UN SEGUNDO RETO ABORDAREMOS LA GESTION DE LOS RECURSOS DISPONIBLES EN ENTORNOS DE TIEMPO REAL EN LOS QUE SE DEBE GARANTIZAR EL CUMPLIMIENTO DE RESTRICCIONES TEMPORALES. EXPLORAREMOS DISTINTAS TECNICAS DE CALCULO DEL TIEMPO DE EJECUCION EN EL PEOR CASO (WCET) -QUE TIPICAMENTE SE APLICAN A PROGRAMAS PEQUEÑOS- PARA APLICACIONES GRANDES, DESARROLLANDO LAS METODOLOGIAS NECESARIAS. TAMBIEN CARACTERIZAREMOS LAS REFERENCIAS A DATOS Y DISEÑAREMOS HARDWARE ESPECIFICO PARA MEJORAR EL RENDIMIENTO DE LOS SISTEMAS DE TIEMPO REAL EN EL PEOR CASO._x000D_ EL TERCER RETO CONSISTE EN DESARROLLAR UNA SERIE DE ALGORITMOS Y HERRAMIENTAS QUE PERMITAN SIMPLIFICAR LA PROGRAMACION DE APLICACIONES OPENCL QUE SEAN EXTREMADAMENTE PORTABLES, TANTO EN CODIGO, COMO EN RELACION A SU RENDIMIENTO Y CONSUMO ENERGETICO. SE PROPONDRAN SOLUCIONES QUE PERMITAN OPTIMIZAR RENDIMIENTO Y CONSUMO ENERGETICO O BIEN OBTENER UN EQUILIBRIO ENTRE AMBOS. ADEMAS, SE TENDRAN EN CUENTA LAS RESTRICCIONES TERMICAS EN TIEMPO REAL, DESARROLLANDO PLANIFICADORES QUE EVITEN LA FORMACION DE PUNTOS CALIENTES Y EVITEN FALLOS TEMPRANOS O ENVEJECIMIENTO PREMATURO._x000D_ EL ULTIMO RETO DE ESTE PROYECTO ES DISEÑAR Y ACELERAR LA EJECUCION DE APLICACIONES APROVECHANDO NUESTRO CONOCIMIENTO DE LA INTERACCION HARDWARE/SOFTWARE. ESTE TRABAJO SE APLICARA TANTO A ENTORNOS DE ALTO RENDIMIENTO COMO A SOLUCIONES A MEDIDA PARA DISPOSITIVOS MOVILES, EN LOS QUE LA EFICIENCIA ENERGETICA ES UNA PRIORIDAD. SE PROPONDRAN SOLUCIONES QUE DESARROLLEN ALGORITMOS MAS EFICIENTES PARA UNA ARQUITECTURA DADA, Y SOLUCIONES QUE USEN ACELERADORES HARDWARE A MEDIDA. LAS APLICACIONES OBJETIVO TIENEN GRAN RELEVANCIA CIENTIFICA Y SOCIAL, COMO APLICACIONES DE IMAGENES HIPERESPECTRALES, INTELIGENCIA ARTIFICIAL O DINAMICA MOLECULAR. (Spanish)
0 references
Zaragoza
0 references
Identifiers
TIN2016-76635-C2-1-R
0 references