MICROARCHITECTURE AND COMPILERS FOR FUTURE PROCESSORS III (Q3151028)
Jump to navigation
Jump to search
Project Q3151028 in Spain
| Language | Label | Description | Also known as |
|---|---|---|---|
| English | MICROARCHITECTURE AND COMPILERS FOR FUTURE PROCESSORS III |
Project Q3151028 in Spain |
Statements
16,664,180.5 Euro
0 references
33,328,361.0 Euro
0 references
50.0 percent
0 references
1 January 2014
0 references
30 June 2017
0 references
UNIVERSIDAD POLITECNICA DE CATALUÑA
0 references
41°22'58.40"N, 2°10'38.75"E
0 references
08019
0 references
LA PRINCIPAL FINALIDAD DE ESTE PROYECTO ES INVESTIGAR EN EL DISEÑO ARQUITECTONICO DE LOS FUTUROS PROCESADORES TENIENDO EN CUENTA ESPECIALMENTE LOS NUEVOS ASPECTOS TECNOLOGICOS QUE LO VAN A CONDICIONAR, TANTO EN EL CAMPO DE LOS PROCESADORES DE ALTO RENDIMIENTO COMO EN LOS DESTINADOS A LA ELECTRONICA DE CONSUMO._x000D_ _x000D_ ESTE PROYECTO ES CONTINUACION DEL QUE ESTA A PUNTO DE FINALIZAR, TIN2010-18368, DEL CUAL TOMA SU NOMBRE "MICROARQUITECTURA Y COMPILADORES PARA FUTUROS PROCESADORES" Y QUE TENIA COMO INVESTIGADOR PRINCIPAL AL PROF. ANTONIO GONZALEZ COLAS, Y QUE SE MANTIENE EN EL GRUPO INVESTIGADOR._x000D_ _x000D_ FUNDAMENTALMENTE, DOS HAN SIDO LOS FACTORES QUE HAN SUSTENTADO EL AUMENTO DEL RENDIMIENTO EN LOS PROCESADORES: POR UNA LADO LOS CONSTANTES AVANCES EN LOS NIVELES DE INTEGRACION DE LOS TRANSISTORES, Y POR OTRO LADO, EL MANEJO DE NUEVAS Y MAS EFICIENTES TECNICAS ARQUITECTONICAS Y DE COMPILACION. TODAS ESTAS MEJORAS TRAEN CONSIGO UNA SERIE DE RETOS QUE YA ACTUALMENTE SE CONSIDERAN COMO CLAVES EN EL DISEÑO DE LOS PROCESADORES DE LA DECADA QUE ACABAMOS DE COMENZAR: EL LIMITADO PARALELISMO A NIVEL DE INSTRUCCION, EL RETARDO DE LAS REDES DE INTERCONEXION, EL ALTO CONSUMO, LA DISIPACION DE CALOR Y LA FIABILIDAD Y SEGURIDAD DE LOS DISPOSITIVOS._x000D_ _x000D_ EN ESTE PROYECTO VAMOS A CONSIDERAR LA INFLUENCIA DE ESTOS ASPECTOS EN LA INVESTIGACION DE LOS FUTUROS PROCESADORES. EN CONCRETO, ABORDAREMOS SEIS AREAS QUE CONSIDERAMOS FUNDAMENTALES: (1) EL DISEÑO EFICIENTE DE CIRCUITOS EN PRESENCIA DE VARIACIONES IMPREVISTAS EN SUS PARAMETROS DE FUNCIONAMIENTO; (2) EL DISEÑO EFICIENTE DE PROCESADORES GRAFICOS ORIENTADOS HACIA DISPOSITIVOS MOVILES; (3) LA IMPLEMENTACION EFICIENTE DE MAQUINAS VIRTUALES DE BAJA COMPLEJIDAD PERO ALTA POTENCIA DE CALCULO; (4) LA CARACTERIZACION Y ACELERACION DE APLICACIONES EMERGENTES; (5) EL DISEÑO DE NUEVAS ARQUITECTURAS MULTIPROCESADOR HETEROGENEAS QUE OPTIMICEN EL USO DE LOS DIFERENTES PROCESADORES EN FUNCION DE LOS TIPOS DE APLICACION EJECUTADAS; Y (6) EL ESTUDIO DE NUEVAS TECNICAS EN EL DISEÑO DE LA JERARQUIA DE MEMORIA Y DE LAS REDES DE INTERCONEXION PARA TOLERAR LA CRECIENTE BRECHA ENTRE LAS VELOCIDADES DE LOS DISTINTOS COMPONENTES DEL COMPUTADOR._x000D_ _x000D_ CREEMOS QUE EL PROYECTO SE ADECUA PERFECTAMENTE DENTRO DE LA CONVOCATORIA DE PROYECTOS I+D+I "RETOS INVESTIGACION" DEL PROGRAMA ESTATAL DE I+D+I ORIENTADA A LOS RETOS DE LA SOCIEDAD. EL RETO HACIA EL CUAL SE DIRIGE ESTE PROYECTO ES "ECONOMIA Y SOCIEDAD DIGITAL". ESTE PROYECTO ESTA ENCUADRADO DENTRO DE LA MEJORA DE LAS TICS Y HACE REFERENCIA EXPLICITA A ALGUNAS DE LAS PRIORIDADES DEL PLAN ESTATAL DE INVESTIGACION CIENTIFICA, TECNICA Y DE INNOVACION PARA EL PERIODO 2013/2016, COMO SON EL CLOUD COMPUTING, ASI COMO LAS REDES Y SISTEMAS MOVILES. EL DISEÑO DE ARQUITECTURAS EFICIENTES TANTO A NIVEL DE RENDIMIENTO COMO DE CONSUMO DE ENERGIA APLICABLES A ESTOS ENTORNOS SERA EL RESULTADO DE ESTE PROYECTO DE INVESTIGACION. (Spanish)
0 references
Barcelona
0 references
Identifiers
TIN2013-44375-R
0 references