A miniature, two-frequency single system, for precision satellite navigation GPS/Galileo application integrated with a low power IoT IoT device (Q84104): Difference between revisions
Jump to navigation
Jump to search
(Changed an Item) |
(Changed an Item: Label in wikidata changed) |
||
| label / en | label / en | ||
A miniature, two-frequency single system, for precision satellite navigation GPS/Galileo application integrated with a low power IoT IoT device | |||
Revision as of 07:43, 18 February 2020
Project in Poland financed by DG Regio
| Language | Label | Description | Also known as |
|---|---|---|---|
| English | A miniature, two-frequency single system, for precision satellite navigation GPS/Galileo application integrated with a low power IoT IoT device |
Project in Poland financed by DG Regio |
Statements
5,799,779.05 zloty
0 references
1,391,946.9719999998 Euro
0.24 Euro
13 January 2020
0 references
6,700,454.84 zloty
0 references
86.56 percent
0 references
1 November 2017
0 references
31 October 2020
0 references
POLITECHNIKA WARSZAWSKA
0 references
Koncepcja opracowania specjalizowanego mikrokontrolera do precyzyjnej nawigacji satelitarnej jest wyjściem naprzeciw rosnącym potrzebom wielu gałęzi gospodarki światowej, gdzie według szacunkowych danych 6-7% europejskiego PKB zależy od zastosowań nawigacji satelitarnej. Celem Projektu jest opracowanie, wyprodukowanie, zbadanie i zademonstrowanie dwuczęstotliwościowego, jednoukładowego systemu scalonego do precyzyjnej nawigacji satelitarnej GPS/Galileo. System ma być zintegrowany z procesorem aplikacyjnym i ma umożliwiać znaczne zwiększenie dokładności urządzeń mobilnych. Do realizacji projektu powołano konsorcjum, złożone z jednej jednostki naukowej (Politechnika Warszawska) oraz dwóch przedsiębiorców (ChipCraft Sp. z o.o i Inowatronika – Tomasz Radomski). W ramach zrealizowanego w latach 2011-2014 projektu rozwojowego NCBiR NR02-0096-10/2011 pt. „Bloki dwusystemowego, scalonego odbiornika sygnałów nawigacji satelitarnej GALILEO i GPS w technologii nanometrowej CMOS do dokładnego pozycjonowania obiektów przenośnych” Wnioskodawca opracował, wyprodukował i scharakteryzował układy scalone tworzące tzw. chipset. Jest to trzyukładowy kompletny tor analogowy odbiornika nawigacji satelitarnej, który może odbierać sygnały nawigacyjne w dwóch pasmach częstotliwości z obydwu konstelacji Galileo i GPS. Z uwagi na swoje rozmiary i brak pełnej integracji na jednej strukturze krzemowej technologia ta nie wyszła poza obszar demonstracji laboratoryjnych. Miniaturyzacja chipsetu zostanie osiągnięte poprzez opracowanie, przez firmę ChipCraft we współpracy z Politechniką Warszawską oraz firmą Inowatronika, jednoukładowego systemu scalonego NaviSoC. Zostaną tutaj wykorzystane doświadczenia Politechniki Warszawskiej z ww. projektu. Opracowana technologia zostanie zbadana i zademonstrowana w warunkach operacyjnyc (Polish)
0 references
Identifiers
POIR.04.01.04-00-0101/16
0 references