Q3187457 (Q3187457): Difference between revisions
Jump to navigation
Jump to search
(Changed label, description and/or aliases in en) |
(Changed an Item: Edited by the infer coords bot - inferring coordinates from location) |
||||||||||
| Property / coordinate location | |||||||||||
42°52'49.51"N, 8°32'45.10"W
| |||||||||||
| Property / coordinate location: 42°52'49.51"N, 8°32'45.10"W / rank | |||||||||||
Normal rank | |||||||||||
Revision as of 22:19, 9 October 2021
Project Q3187457 in Spain
| Language | Label | Description | Also known as |
|---|---|---|---|
| English | No label defined |
Project Q3187457 in Spain |
Statements
14,735,380.0 Euro
0 references
18,419,225.0 Euro
0 references
80.0 percent
0 references
1 January 2014
0 references
31 December 2017
0 references
UNIVERSIDAD DE SANTIAGO DE COMPOSTELA
0 references
42°52'49.51"N, 8°32'45.10"W
0 references
15078
0 references
EN ESTE PROYECTO SE ABORDAN ALGUNOS DE LOS RETOS QUE TIENEN PLANTEADAS LAS ARQUITECTURAS DE ALTAS PRESTACIONES (MULTINUCLEO, MANYCORE, GPU Y COMPUTACION CLOUD). ESTAS ARQUITECTURAS SERAN DE USO COMUN A MEDIO PLAZO, PORQUE ES LA UNICA FORMA DE SEGUIR AUMENTANDO LAS PRESTACIONES SIN COMPROMETER EXCESIVAMENTE EL CONSUMO DE POTENCIA. SIN EMBARGO, SON MUCHOS LOS RETOS QUE ACTUALMENTE ESTAN PLANTEADOS. PROPONEMOS ABORDAR ALGUNOS DE ELLOS A NIVEL DE SOFTWARE DEL SISTEMA, SOFTWARE DE APLICACIONES Y HARDWARE. LOS OBJETIVOS SE HAN AGRUPADO EN TRES LINEAS: ANALISIS, MODELADO Y OPTIMIZACION DEL RENDIMIENTO, DESARROLLO DE NUEVAS TECNICAS QUE APROVECHEN DE FORMA EFICIENTE LOS RECURSOS DE LA ARQUITECTURA, Y COPROCESADORES NUMERICOS PARA SISTEMAS MANYCORE HETEROGENEOS E IMPLEMENTACION DE SISTEMAS MANYCORE EN FPGA._x000D_ EN EL NIVEL DE SOFTWARE DEL SISTEMA, LAS HERRAMIENTAS Y TECNICAS DISPONIBLES EN EL AMBITO DEL ANALISIS, MODELADO Y LA OPTIMIZACION DEL RENDIMIENTO PRESENTAN UN GRAN NUMERO DE POSIBILIDADES DE MEJORA, RELACIONADOS CON LA ADAPTACION A ARQUITECTURAS MANYCORE Y LA INCORPORACION DE NUEVOS PARAMETROS A MODELAR: (1) CONSIDERACION DE LA EFICIENCIA ENERGETICA COMO PARAMETRO DE RENDIMIENTO A MODELAR Y OPTIMIZAR, (2) NUEVAS SOLUCIONES A LOS PROBLEMAS DEL MODELADO Y MEJORA DEL RENDIMIENTO PRESTANDO ESPECIAL ATENCION A LA MEJORA DE LA LOCALIDAD DE LOS ACCESOS A MEMORIA, AL BALANCEO DE LA CARGA COMPUTACIONAL Y A LA MEJORA DEL RENDIMIENTO ENERGETICO, (3) ESCALABILIDAD DE LAS SOLUCIONES A SISTEMAS MANYCORE._x000D_ EN EL AMBITO DEL SOFTWARE DE APLICACIONES, NOS CENTRAREMOS EN DOS GRUPOS DE APLICACIONES QUE REQUIEREN UN ELEVADO NUMERO DE RECURSOS COMPUTACIONALES: PROCESADO DE IMAGENES Y SIMULACION DE DISPOSITIVOS SEMICONDUCTORES. UN OBJETIVO COMUN A TODAS LAS TECNICAS QUE SE DESARROLLARAN PARA EL PROCESADO DE IMAGEN ES LA EJECUCION CON UNA ALTA VELOCIDAD DE RESPUESTA O EN TIEMPO REAL, YA QUE RESULTA CRITICO PARA LAS APLICACIONES CONSIDERADAS EN LOS AMBITOS DE VISION ARTIFICIAL, TRATAMIENTO DE IMAGEN MEDICA, PROCESADO DE TERRENOS Y SALVAMENTO MARITIMO. LAS IMAGENES SOBRE LAS QUE SE TRABAJARA SERAN IMAGENES PANCROMATICAS, 2D, 3D, MULTIESPECTRALES E HIPERESPECTRALES. POR OTRA PARTE, EL DESARROLLO DE MODELOS PARA DISPOSITIVOS SEMICONDUCTORES QUE PUEDAN SER IMPLEMENTADOS EFICIENTEMENTE SOBRE ARQUITECTURAS AVANZADAS, ES FUNDAMENTAL PARA PODER REALIZAR ESTUDIOS ESTADISTICOS REALISTAS QUE PERMITAN PREDECIR QUE DISEÑO SERIA EL MAS ADECUADO PARA CADA APLICACION Y CUALES SON LOS MENOS SENSIBLES A LAS VARIACIONES MATERIALES. SE DESARROLLARAN HERRAMIENTAS OPTIMIZADAS PARA ARQUITECTURAS MANYCORE QUE PERMITAN EJECUTAR LAS SIMULACIONES Y POSTERIORMENTE RECOPILAR Y PROCESAR LOS RESULTADOS OBTENIDOS DE FORMA LO MAS AUTOMATICA POSIBLE. _x000D_ EN EL AMBITO DEL HARDWARE, SE PLANTEA ABORDAR EL DISEÑO DE ARQUITECTURAS HETEROGENEAS Y EL DISEÑO DE COPROCESADORES NUMERICOS. LA OPTIMIZACION DE APLICACIONES DE VISION ARTIFICIAL REQUIERE EL DESARROLLO DE ARQUITECTURAS HETEROGENEAS. LA DISPONIBILIDAD DE FPGAS QUE INTEGRAN PROCESADORES DE PROPOSITO GENERAL CON LOGICA PROGRAMABLE EN EL MISMO CHIP, PERMITIRA OBTENER UN SISTEMA CONFIGURABLE MANYCORE HETEROGENEO. POR OTRA PARTE, SE ABORDARA EL DISEÑO DE MODULOS QUE PUEDAN SER INCORPORADOS COMO COPROCESADORES NUMERICOS EN SISTEMAS MANYCORE. NOS CENTRAREMOS EN EL CAMPO DE LA ARITMETICA PUNTO FLOTANTE DECIMAL Y BINARIA. ESTOS COPROCESADORES IMPLEMENTARAN FUNCIONES NO DISPONIBLES HABITUALMENTE EN HARDWARE EN LOS PROCESADORES DE PROPOSITO GENERAL. (Spanish)
0 references
Santiago de Compostela
0 references
Identifiers
TIN2013-41129-P
0 references